公开(公告)号：FR3072211B1

公开(公告)日：2021-12-10

申请号：FR1759519

申请日：2017-10-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SARAFIANOS ALEXANDRE ,  MARZAKI ABDERREZAK

IPC: H01L23/58 ,  G06K19/073

Abstract: Circuit intégré, comprenant un substrat semi-conducteur (S) ayant une face arrière (Fr) et comportant au moins un premier caisson semi-conducteur (C1) comportant des composants et au moins un deuxième caisson semi-conducteur (C2) isolé du premier caisson semi-conducteur et du reste du substrat, le deuxième caisson semi-conducteur (C2) comportant un dispositif (DIS) de détection configurable et adapté pour, dans une première configuration, détecter un amincissement du substrat par sa face arrière (Fr), et dans une deuxième configuration, détecter une injection de faute dans le circuit intégré.

公开(公告)号：FR3073645A1

公开(公告)日：2019-05-17

申请号：FR1760637

申请日：2017-11-13

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SARAFIANOS ALEXANDRE ,  ORDAS THOMAS ,  LINGE YANIS

IPC: G06F21/71

Abstract: Circuit électronique comportant une borne d'alimentation (BV) et une borne de référence (BR), comprenant au moins un module (M) comportant au moins un circuit logique (CL) couplé entre la borne d'alimentation (BV) et la borne de référence (BR) et comportant une borne de sortie (BS), et au moins un circuit auxiliaire (Cx) couplé entre la borne d'alimentation (BV) et la borne de référence (BR), et couplé à la borne de sortie (BS), ledit au moins un circuit auxiliaire (Cx) étant configuré pour réaliser au moins une action prise dans le groupe formé par - une atténuation du courant circulant entre la borne d'alimentation (BV) et la borne de référence (BR), - une augmentation du courant circulant entre la borne d'alimentation (BV) et la borne de référence (BR), - une circulation d'un courant supplémentaire sur un chemin ne passant pas par la borne d'alimentation (BV), ou pour ne réaliser aucune action.

公开(公告)号：FR3063597A1

公开(公告)日：2018-09-07

申请号：FR1751788

申请日：2017-03-06

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SARAFIANOS ALEXANDRE ,  ORDAS THOMAS

IPC: H05K3/30

Abstract: L'invention concerne une puce électronique comprenant : un substrat semiconducteur (102) dopé d'un premier type de conductivité ; des caissons (104) du deuxième type de conductivité du côté de la face avant de la puce, dans et sur lesquels sont formés des éléments de circuits ; une ou plusieurs dalles (110) d'un deuxième type de conductivité enterrées sous les caissons et séparées des caissons ; pour chaque dalle enterrée, un puits (114) du deuxième type de conductivité, polarisable, qui s'étend de la face avant du substrat à la dalle enterrée ; en partie supérieure de chaque puits, un premier transistor MOS à canal du premier type de conductivité, le premier transistor étant un élément d'une bascule ; et un circuit de détection d'un changement de niveau logique d'une des bascules.

公开(公告)号：FR3042891B1

公开(公告)日：2018-03-23

申请号：FR1560089

申请日：2015-10-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SARAFIANOS ALEXANDRE ,  FORT JIMMY ,  CHAMPEIX CLEMENT ,  DUTERTRE JEAN-MAX ,  BORREL NICOLAS

IPC: G06F21/14 ,  G06K19/073 ,  H01L23/58

公开(公告)号：FR2976721B1

公开(公告)日：2013-06-21

申请号：FR1155342

申请日：2011-06-17

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： LISART MATHIEU ,  SARAFIANOS ALEXANDRE

IPC: H01L23/58 ,  G06K19/073

公开(公告)号：FR3081240B1

公开(公告)日：2021-08-06

申请号：FR1854055

申请日：2018-05-15

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SARAFIANOS ALEXANDRE ,  NICOLAS BRUNO ,  FRONTE DANIELE

IPC: G06F21/70 ,  G06F21/55 ,  G06F21/56

Abstract: L'invention concerne une puce électronique comprenant une région résistive (102) et un premier commutateur (120) de sélection d'une première zone en contact avec la région résistive.

公开(公告)号：FR3096175B1

公开(公告)日：2021-05-07

申请号：FR1904942

申请日：2019-05-13

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SARAFIANOS ALEXANDRE ,  MARINET FABRICE ,  DELALLEAU JULIEN

IPC: H01L23/64 ,  G06F21/00

Abstract: Circuit intégré comprenant un substrat semiconducteur (SB) ayant une face avant et une face arrière, au moins une première prise de contact (PC1), au moins une deuxième prise de contact (PC2), espacées situées au niveau de la face avant, et une plaque électriquement conductrice (PL) située sur la face arrière et des premiers moyens de détection (MS1) configurés pour détecter un amincissement éventuel du substrat à partir de la face arrière, lesdits premiers moyens de détection comportant des premiers moyens de mesure (MS1) configurés pour effectuer une première mesure d’une valeur résistive du substrat entre ladite au moins une première prise de contact (PC1), ladite au moins une deuxième prise de contact (PC2) et ladite plaque électriquement conductrice (PL). Figure pour l’abrégé : Fig 2

公开(公告)号：FR3077678A1

公开(公告)日：2019-08-09

申请号：FR1851011

申请日：2018-02-07

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SARAFIANOS ALEXANDRE ,  NICOLAS BRUNO ,  FRONTE DANIELE

IPC: H01L23/552 ,  G06F21/00

Abstract: Procédé de détection d'une atteinte à l'intégrité d'un substrat semi-conducteur (P) d'un circuit intégré (CI) protégé par un enrobage, le substrat comprenant une face avant (FV) et une face arrière (FR), cette atteinte étant susceptible d'être effectuée depuis la face arrière (FR) du substrat, le procédé comprenant une détection d'une ouverture de l'enrobage en regard de la face arrière du substrat.

公开(公告)号：FR3071101A1

公开(公告)日：2019-03-15

申请号：FR1758340

申请日：2017-09-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SARAFIANOS ALEXANDRE ,  ORDAS THOMAS

IPC: H01L25/065 ,  G06K19/073 ,  H01L23/58

Abstract: L'invention concerne un empilement de puces comprenant : une puce principale (2) contenant des composants à protéger (8) ; et une puce auxiliaire (18, 20) en regard de chaque face (4, 6) de la puce principale (2), la zone de chaque puce auxiliaire en regard des composants à protéger (8) comprenant un plan métallique (40) connecté à la masse, et au moins une piste conductrice isolée formant un motif serré en regard des composants à protéger (8), les extrémités de ladite au moins une piste conductrice étant accessibles au niveau de la puce principale (2).

公开(公告)号：FR3071100A1

公开(公告)日：2019-03-15

申请号：FR1758480

申请日：2017-09-13

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SARAFIANOS ALEXANDRE ,  MARZAKI ABDERREZAK

IPC: G06K19/073 ,  H01L23/58

Abstract: Circuit électronique intégré, comportant un substrat semi-conducteur (S) dans lequel est réalisé un premier caisson semi-conducteur (C1) d'un premier type de conductivité, le circuit intégré comportant en outre un dispositif (DIS) de détection d'un amincissement du substrat par sa face arrière comprenant une jonction PN (J), le dispositif étant configuré pour détecter un amincissement du substrat en comparant la valeur d'un courant circulant au travers de la jonction (J) à une valeur seuil.