公开(公告)号：FR2986390A1

公开(公告)日：2013-08-02

申请号：FR1250845

申请日：2012-01-30

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： CUENCA MICHEL ,  TRUPHEMUS LAURENT

IPC: H03F1/30 ,  G05F3/02 ,  H03F3/45

Abstract: Amplificateur opérationnel comprenant un étage différentiel comprenant au moins deux transistors (M1, M2) dont les grilles sont respectivement reliées aux deux entrées (22, 23) de l'amplificateur opérationnel, et comprenant un dispositif de suppression (29) de la tension de décalage, caractérisé en ce que les sources des au moins deux transistors (M1, M2) sont reliées à une première source de courant (30) dont le courant l délivré dépend négativement des variations de température (CTAT) et à une seconde source de courant (31) dont le courant délivré l est proportionnel à la température absolue (PTAT), de sorte que la somme de ces deux courants (Ict + Ipt) est peu ou pas dépendante de la température, en ce que cette liaison des sources des au moins deux transistors (M1, M2) avec les deux sources de courant (30, 31) est réalisée respectivement par l'intermédiaire de deux résistances (R1, R2), et en ce que le courant qui traverse les deux transistors (M1, M2) est imposé de type proportionnel avec la température (PTAT), afin de permettre une suppression de la tension de décalage de l'amplificateur opérationnel sensiblement indépendante de la température tout en obtenant un produit gain-bande constant indépendant de la température.

公开(公告)号：FR3077677B1

公开(公告)日：2020-03-06

申请号：FR1850969

申请日：2018-02-06

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TRUPHEMUS LAURENT ,  ORTET SEBASTIEN

IPC: H01L21/82 ,  G11C16/06 ,  H01L21/8232 ,  H01L29/772

Abstract: Circuit intégré comportant un étage d'alimentation principal (AlmP), un étage d'alimentation secondaire (AlmS), un circuit de commutation d'alimentation (SWi), un circuit de précharge (CPrch), et un circuit de mémoire volatile (RAM), le circuit de commutation (SWi) étant configuré pour placer le circuit de mémoire (RAM) soit dans un mode d'alimentation principal (MAlmP), soit dans un mode d'alimentation secondaire (MAlmS), le circuit de précharge (CPrch) étant configuré pour précharger un nœud d'alimentation secondaire (NS) à une tension d'alimentation secondaire (VregS) pendant le mode d'alimentation principal (MAlmP), dans lequel le circuit de précharge (CPrch) comporte un circuit-réplique (RAM-R) ayant la même configuration qu'au moins une partie du circuit de mémoire (RAM), et est configuré pour, lors de ladite précharge, écouler un courant de précharge (Iprch) représentatif d'un courant (Is) écoulé par le circuit de mémoire (RAM) dans le mode d'alimentation secondaire (MAlmS).

公开(公告)号：FR3112044A1

公开(公告)日：2021-12-31

申请号：FR2006639

申请日：2020-06-24

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  TRUPHEMUS LAURENT ,  EVA CHRISTOPHE

IPC: H03L7/10 ,  H03L3/00

Abstract: La phase de démarrage comporte -une délivrance, par le comparateur de phase, d’impulsions de commande (IMP) au cours de chacune d’elles la fréquence du signal de sortie (CKvco) de l’oscillateur augmente, ladite augmentation comportant une application d’un courant de précharge (Ip) en entrée de l’oscillateur,-au moins une détermination d’une variation temporelle (PNT) de ladite fréquence du signal de de sortie, et -au moins un ajustement de l’intensité du courant de précharge (Ip) en fonction de ladite au moins une variation temporelle déterminée (PNT) de façon à se rapprocher d’une variation temporelle de référence (PNTR). Figure pour l’abrégé : Fig 3

公开(公告)号：FR3098665B1

公开(公告)日：2021-07-30

申请号：FR1907661

申请日：2019-07-09

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  TRUPHEMUS LAURENT ,  EVA CHRISTOPHE

IPC: H03L7/08

Abstract: Le fonctionnement de la boucle à verrouillage de phase comprend une phase de démarrage comportant -une délivrance à un comparateur de phase (PFD) de la boucle, d’un signal de référence (CKin/2) ayant un rapport cyclique de 50%, -une réinitialisation, à chaque front d’un premier type du signal de référence, d’un premier diviseur (DV1) du signal de sortie de l’oscillateur contrôlé en tension de la boucle (VCO), -une délivrance par le comparateur de phase recevant le signal de référence (CKin/2) et un signal de retour (CKfb/2) issu dudit premier diviseur, à chaque front d’un deuxième type du signal de référence, d’une impulsion de commande (IMP) au cours de laquelle la tension de contrôle (Vcontrol) de l’oscillateur augmente. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3098665A1

公开(公告)日：2021-01-15

申请号：FR1907661

申请日：2019-07-09

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GAILHARD BRUNO ,  TRUPHEMUS LAURENT ,  EVA CHRISTOPHE

IPC: H03L7/08

Abstract: Le fonctionnement de la boucle à verrouillage de phase comprend une phase de démarrage comportant -une délivrance à un comparateur de phase (PFD) de la boucle, d’un signal de référence (CKin/2) ayant un rapport cyclique de 50%, -une réinitialisation, à chaque front d’un premier type du signal de référence, d’un premier diviseur (DV1) du signal de sortie de l’oscillateur contrôlé en tension de la boucle (VCO), -une délivrance par le comparateur de phase recevant le signal de référence (CKin/2) et un signal de retour (CKfb/2) issu dudit premier diviseur, à chaque front d’un deuxième type du signal de référence, d’une impulsion de commande (IMP) au cours de laquelle la tension de contrôle (Vcontrol) de l’oscillateur augmente. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3077677A1

公开(公告)日：2019-08-09

申请号：FR1850969

申请日：2018-02-06

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TRUPHEMUS LAURENT ,  ORTET SEBASTIEN

IPC: H01L21/82 ,  G11C16/06 ,  H01L21/8232 ,  H01L29/772

Abstract: Circuit intégré comportant un étage d'alimentation principal (AlmP), un étage d'alimentation secondaire (AlmS), un circuit de commutation d'alimentation (SWi), un circuit de précharge (CPrch), et un circuit de mémoire volatile (RAM), le circuit de commutation (SWi) étant configuré pour placer le circuit de mémoire (RAM) soit dans un mode d'alimentation principal (MAlmP), soit dans un mode d'alimentation secondaire (MAlmS), le circuit de précharge (CPrch) étant configuré pour précharger un nœud d'alimentation secondaire (NS) à une tension d'alimentation secondaire (VregS) pendant le mode d'alimentation principal (MAlmP), dans lequel le circuit de précharge (CPrch) comporte un circuit-réplique (RAM-R) ayant la même configuration qu'au moins une partie du circuit de mémoire (RAM), et est configuré pour, lors de ladite précharge, écouler un courant de précharge (Iprch) représentatif d'un courant (Is) écoulé par le circuit de mémoire (RAM) dans le mode d'alimentation secondaire (MAlmS).