Abstract:
L'invention concerne un circuit de détection de pics parasites sur l'alimentation d'un circuit électronique, comportant au moins un premier transistor (MP51) dont la borne de commande est reliée à une borne (52) d'application d'un premier potentiel d'une tension d'alimentation (Vcc) du circuit et dont une première borne de conduction est reliée à une borne (52) d'application d'un deuxième potentiel (Vcc) par l'intermédiaire d'au moins un premier élément résistif (R1), la deuxième borne de conduction du premier transistor fournissant le résultat (Vd) de la détection.
Abstract:
L'invention concerne un procédé et un système de qualification d'un circuit intégré selon un détecteur de pics parasites d'alimentation comportant au moins des étapes : d'alimentation (81) du circuit intégré à tester sous au moins une première tension (V1); de vérification (82) d'une mise en route du circuit ; d'application (84) d'au moins un premier pic parasite (P) sur l'alimentation du circuit, en respectant un gabarit d'amplitude et de durée ; et de comparaison (86) de courants moyens consommés par le circuit avant et après le pic.