公开(公告)号：EP1475895A1

公开(公告)日：2004-11-10

申请号：EP04354020.2

申请日：2004-05-10

Applicant: ST MICROELECTRONICS S.A.

Inventor： Urard, Pascal ,  Paumier, Laurent ,  Lantreibecq, Etienne

IPC: H03M13/41

CPC classification number: H03M13/6505 ,  H03M13/4107

Abstract: L'invention concerne un dispositif (MM1) d'addition-comparaison-sélection-ajustement comprenant :

des premier et deuxième additionneurs (10, 11) pour produire des valeurs a et b respectivement égales à la somme de premières métriques d'état précédent (MI 1 ) et de branche (GI 1 ) et à la somme de deuxièmes métriques d'état précédent (MI 2 ) et de branche (GI 2 ) ;
un bloc de calcul (12) pour fournir la plus grande des valeurs a et b sur une première sortie, et produire une valeur d'ajustement sur une deuxième sortie ; et
un troisième additionneur (19) pour produire une métrique d'état courant égale à la somme des sorties du bloc de calcul ;
   dans lequel les additionneurs (10, 11, 19) effectuent des additions sans conservation de la retenue de telle manière que la métrique d'état courant et les valeurs intermédiaires a et b comportent le même nombre de bits que les première et deuxième métriques d'état précédent (MI 1 , MI 2 ).

Abstract translation: 该模块有两个加法器（10,11），分别提供值（a，b）。 每个值等于前一状态度量（MI1，MI2）和分支度量（GI1，GI2）之和。 加法器（19）增加最大值和调整值以提供当前状态度量。 加法器执行加法而不进行进位数保护，使得当前状态度量和值（a，b）具有与度量（MI1，MI-2）的位数相同的位数。 独立权利要求还包括以下内容：（a）具有用于执行类型加法比较选择调整功能并具有双二进制模式功能的多个设备的解码器（b）用于执行加法比较的过程 - 在单声道二进制模式下工作的纠错码解码器中的选择调整功能（c）用于在双二进制模式下运行的纠错码解码器中执行加法比较选择调整功能的程序（d）解码 以数位或连续位的形式接收数据。