1.
    发明专利
    未知

    公开(公告)号:FR2880710B1

    公开(公告)日:2007-04-20

    申请号:FR0500267

    申请日:2005-01-11

    Abstract: A first simulation running through all the possible input states is used to collect information on the drain, gate and source biasing of each transistor. This transistor bias information is used to perform an interpolation in charts of internal potentials. These charts are tabulations of internal potentials for different drain, gate and source biases, different transistor widths and different power supply voltages. The values extracted from these charts can then be compared in order to obtain maximum and minimum internal potential values. These maximum and minimum internal potential values are then used to precondition the logic gate in a state that is an amalgamation of all the steady states that are the most favourable and/or least favourable in terms of propagation time and consumption.

    PROCEDE ET DISPOSITIF DE CARACTERISATION D'UNE CELLULE DESTINEE A ETRE REALISEE DANS UNE TECHNOLOGIE CMOS DU TYPE SILICIUM SUR ISOLANT PARTIELLEMENT APPAUVRI

    公开(公告)号:FR2880710A1

    公开(公告)日:2006-07-14

    申请号:FR0500267

    申请日:2005-01-11

    Abstract: Une première simulation (11) parcourant tous les états d'entrée possibles permet de collecter les informations sur la polarisation de drain, de grille et de source de chaque transistor.Ces informations sur les polarisations des transistors son utilisées pour réaliser une interpolation (20) dans des abaques (BD) de potentiels internes. Ces abaques sont des tabulations de potentiels internes Vb pour différentes polarisations drain, grille et source, différentes largeurs de transistors, différentes tensions d'alimentation. Les valeurs extraites de ces abaques peuvent donc être comparées afin d'obtenir une valeur maximum et une valeur minimum de potentiel interne .Ces valeurs maximum et minimum des potentiels internes sont ensuite utilisées pour préconditionner la porte logique dans un état qui est une fusion de tous les états statiques les plus favorables et/ou défavorables en terme de temps de propagation et de consommation.

Patent Agency Ranking