-
Patent Agency Ranking
公开(公告)号：FR3034254A1
公开(公告)日：2016-09-30
申请号：FR1552623
申请日：2015-03-27
Applicant: ST MICROELECTRONICS SA , STMICROELECTRONICS (CROLLES 2) SAS
Inventor： PETIT DAVID , MONSIEUR FREDERIC , FEDERSPIEL XAVIER , BIDAL GREGORY
Abstract: Le procédé de réalisation du substrat de type silicium sur isolant, comprend à partir d'un substrat initial de type silicium sur isolant comportant un film semiconducteur (3) au-dessus d'une couche isolante enterrée (2) elle-même située au-dessus d'un substrat porteur (1), une modification localisée de l'épaisseur du film semiconducteur de façon à former un film semiconducteur (3) ayant des épaisseurs différentes (E1, E2) dans des zones différentes (Z1, Z2).
-
公开(公告)号：FR3042907B1
公开(公告)日：2017-12-08
申请号：FR1560090
申请日：2015-10-22
Inventor： CHHUN SONARITH , JOSSE EMMANUEL , BIDAL GREGORY , GOLANSKI DOMINIQUE , ANDRIEU FRANCOIS , MAZURIER JEROME , WEBER OLIVIER
IPC: H01L21/8232 , H01L29/772
-
公开(公告)号：FR3050868A1
公开(公告)日：2017-11-03
申请号：FR1653726
申请日：2016-04-27
Inventor： BOIVIN PHILIPPE , ARNAUD FRANCK , BIDAL GREGORY , GOLANSKI DOMINIQUE , RICHARD EMMANUEL
IPC: H01L29/772 , H01L27/02
Abstract: Le circuit intégré comprend un substrat du type silicium sur isolant comportant un substrat porteur (1) surmonté d'un empilement d'une couche isolante enterrée (2) et d'un film semi-conducteur (3). Il comprend au moins une première région (R1) dépourvue dudit empilement et séparant une deuxième région (R2) dudit empilement, d'une troisième région (R3) dudit empilement, et un transistor MOS (TR) dont la région diélectrique de grille comporte la portion (22) de couche isolante enterrée de ladite deuxième région dudit empilement, dont la région de grille comporte la portion (32) de film isolant de ladite deuxième région dudit empilement, le substrat porteur (1) incorporant au moins une partie (CS10, CS11) des régions de source et de drain du transistor.
-
公开(公告)号：FR3042907A1
公开(公告)日：2017-04-28
申请号：FR1560090
申请日：2015-10-22
Inventor： CHHUN SONARITH , JOSSE EMMANUEL , BIDAL GREGORY , GOLANSKI DOMINIQUE , ANDRIEU FRANCOIS , MAZURIER JEROME , WEBER OLIVIER
IPC: H01L21/8232 , H01L29/772
Abstract: L'invention concerne un procédé de fabrication de transistors MOS basse tension (NMOSLV, PMOSLV) et haute tension (NMOSHV, PMOSHV) d'un premier et d'un deuxième type, comprenant : prévoir une couche semiconductrice (1) ; former des empilements de grille (7, 9) ; former des premiers espaceurs (15A) en un premier isolant ; former des deuxièmes espaceurs (17A) en un deuxième isolant ; retirer les deuxièmes espaceurs (17A) des transistors LV (NMOSLV, PMOSLV) ; à l'emplacement de chaque transistor du premier type (NMOSLV, NMOSHV), graver le premier isolant en laissant en place tous les espaceurs (15A, 17A) ; faire croître un premier matériau semiconducteur (23) du premier type ; déposer une couche (25) du premier isolant ; à l'emplacement de chaque transistor du deuxième type (PMOSLV, PMOSHV), graver le premier isolant en laissant en place tous les espaceurs (15A, 17A) ; et faire croître un deuxième matériau semiconducteur (29) du deuxième type.
-
公开(公告)号：FR3040538A1
公开(公告)日：2017-03-03
申请号：FR1557878
申请日：2015-08-24
Applicant: STMICROELECTRONICS (CROLLES 2) SAS
Inventor： BIDAL GREGORY
IPC: H01L29/772 , H01L21/8249
Abstract: L'invention concerne un transistor MOS (41) comprenant une couche semiconductrice (11, 43) reposant sur un isolant (45) et de surface supérieure sensiblement plane, la couche semiconductrice s'étendant sur une première profondeur dans la région de canal (5), et sur une deuxième profondeur supérieure à la première profondeur dans les régions de source et de drain (43).
-
-
-
-
Search Results
5
records
(took 0.032 seconds)
