公开(公告)号：FR3104316B1

公开(公告)日：2021-12-17

申请号：FR1913746

申请日：2019-12-04

Applicant: ST MICROELECTRONICS TOURS SAS

Inventor： FALLOURD LUDOVIC ,  SERRE CHRISTOPHE

IPC: H01L21/60 ,  H01L21/822

Abstract: Procédé de fabrication de puces électroniques La présente description concerne un procédé de fabrication de puces électroniques, comprenant les étapes suivantes : a) former, du coté de la face supérieure d'un substrat semiconducteur (11), dans et sur lequel ont été formés une pluralité de circuits intégrés, des tranchées séparant les circuits intégrés ; b) déposer, du coté de la face supérieure du substrat (11) au moins un pilier métallique (19) par circuit intégré, en contact avec la face supérieure du circuit intégré, et une résine (23), s'étendant dans les tranchées et sur la face supérieure des circuits intégrés ; c) former, à partir de la face supérieure de la résine (23), des ouvertures situées en vis-à-vis des tranchées et s'étendant sur une largeur supérieure ou égale à celle des tranchées, de façon à dégager un flanc (191) d'au moins un pilier (19) de chaque circuit intégré ; et d) découper de façon à séparer individuellement les circuits intégrés. Figure pour l'abrégé : Fig. 10

公开(公告)号：FR3104316A1

公开(公告)日：2021-06-11

申请号：FR1913746

申请日：2019-12-04

Applicant: ST MICROELECTRONICS TOURS SAS

Inventor： FALLOURD LUDOVIC ,  SERRE CHRISTOPHE

IPC: H01L21/60 ,  H01L21/822

Abstract: Procédé de fabrication de puces électroniques La présente description concerne un procédé de fabrication de puces électroniques, comprenant les étapes suivantes : a) former, du coté de la face supérieure d'un substrat semiconducteur (11), dans et sur lequel ont été formés une pluralité de circuits intégrés, des tranchées séparant les circuits intégrés ; b) déposer, du coté de la face supérieure du substrat (11) au moins un pilier métallique (19) par circuit intégré, en contact avec la face supérieure du circuit intégré, et une résine (23), s'étendant dans les tranchées et sur la face supérieure des circuits intégrés ; c) former, à partir de la face supérieure de la résine (23), des ouvertures situées en vis-à-vis des tranchées et s'étendant sur une largeur supérieure ou égale à celle des tranchées, de façon à dégager un flanc (191) d'au moins un pilier (19) de chaque circuit intégré ; et d) découper de façon à séparer individuellement les circuits intégrés. Figure pour l'abrégé : Fig. 10

公开(公告)号：FR3104315B1

公开(公告)日：2021-12-17

申请号：FR1913750

申请日：2019-12-04

Applicant: ST MICROELECTRONICS TOURS SAS

Inventor： FALLOURD LUDOVIC ,  SERRE CHRISTOPHE

IPC: H01L21/60 ,  H01L21/822

Abstract: Procédé de fabrication de puces électroniques La présente description concerne un procédé de fabrication de puces électroniques, comprenant les étapes successives suivantes : former, du côté de la face supérieure d'un substrat semiconducteur (11), dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés, au moins un pilier (35) de résine sacrificielle par circuit intégré, en contact avec la face supérieure du circuit intégré ; déposer, du côté de la face supérieure du substrat (11), une résine de protection (23), s'étendant entre les piliers (35) de résine sacrificielle ; retirer les piliers (35) de résine sacrificielle sélectivement par rapport à la résine de protection (23), de façon à former dans la résine de protection (23) des cavités de forme complémentaire à celle des piliers (35) de résine sacrificielle ; et remplir les cavités par du métal pour former des piliers métalliques de connexion en contact avec la face supérieure des circuits intégrés. Figure pour l'abrégé : Fig. 18

公开(公告)号：FR3104315A1

公开(公告)日：2021-06-11

申请号：FR1913750

申请日：2019-12-04

Applicant: ST MICROELECTRONICS TOURS SAS

Inventor： FALLOURD LUDOVIC ,  SERRE CHRISTOPHE

IPC: H01L21/60 ,  H01L21/822

Abstract: Procédé de fabrication de puces électroniques La présente description concerne un procédé de fabrication de puces électroniques, comprenant les étapes successives suivantes : former, du côté de la face supérieure d'un substrat semiconducteur (11), dans et sur lequel ont été préalablement formés une pluralité de circuits intégrés, au moins un pilier (35) de résine sacrificielle par circuit intégré, en contact avec la face supérieure du circuit intégré ; déposer, du côté de la face supérieure du substrat (11), une résine de protection (23), s'étendant entre les piliers (35) de résine sacrificielle ; retirer les piliers (35) de résine sacrificielle sélectivement par rapport à la résine de protection (23), de façon à former dans la résine de protection (23) des cavités de forme complémentaire à celle des piliers (35) de résine sacrificielle ; et remplir les cavités par du métal pour former des piliers métalliques de connexion en contact avec la face supérieure des circuits intégrés. Figure pour l'abrégé : Fig. 18