中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

9 records (took 0.028 seconds)

    PROCEDE DE FABRICATION DE CELLULES-MEMOIRES RESISTIVES
    2.
    发明专利
    PROCEDE DE FABRICATION DE CELLULES-MEMOIRES RESISTIVES 未知

    公开(公告)号：FR3050739A1

    公开(公告)日：2017-11-03

    申请号：FR1653940

    申请日：2016-05-02

    Applicant: STMICROELECTRONICS (ROUSSET) SAS

    Inventor： BOIVIN PHILIPPE

    IPC: C23C16/44 ,  H01L29/06

    Abstract: La mémoire non-volatile du type mémoire résistive à accès direct à base d'oxyde comprend, au sein de la partie d'interconnexion du circuit intégré, un plan-mémoire comportant des cellules-mémoires capacitives (CEL) s'étendant selon une première direction (X) et une deuxième direction (Y) orthogonales et comportant chacune une première électrode (BE), une région diélectrique (MOX) et une deuxième électrode (TE). Le plan mémoire (PM) comprend des plots conducteurs de forme carrée ou rectangulaire formant lesdites premières électrodes, ledit empilement de la couche diélectrique (MOX) et de la deuxième couche conductrice (CC2) recouvre lesdits plots dans la première direction (X) et forme dans la deuxième direction (Y) des bandes conductrices (BDY) s'étendant sur et entre lesdits plots, les deuxièmes électrodes (TE) étant formées par des zones desdites deuxièmes bandes (BDY) en regard desdits plots.

    PROCEDE DE REALISATION DE TRANSISTORS MOS ET BIPOLAIRES
    3.
    发明专利
    PROCEDE DE REALISATION DE TRANSISTORS MOS ET BIPOLAIRES 未知

    公开(公告)号：FR3049111A1

    公开(公告)日：2017-09-22

    申请号：FR1652379

    申请日：2016-03-21

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

    Inventor： WEBER OLIVIER ,  RICHARD EMMANUEL ,  BOIVIN PHILIPPE

    IPC: H01L25/16

    Abstract: L'invention concerne un procédé de réalisation de transistors bipolaires et de transistors MOS, comprenant les étapes suivantes : a) prévoir une couche semiconductrice sur une couche isolante (22) ; du côté des transistors bipolaires : b) former une région isolante comprenant ladite couche isolante et s'étendant jusqu'à la face supérieure ; c) graver des ouvertures à travers ladite région isolante, délimitant ainsi des murs isolants (58) ; d) remplir les ouvertures par des premières portions épitaxiées (60) ; et e) doper les premières portions épitaxiées et une première région (96) s'étendant sous les premières portions épitaxiées et sous les murs isolants ; du côté des transistors bipolaires et du côté des transistors MOS : f) former des structures de grille (100) ; g) former des deuxièmes portions épitaxiées ; et h) réaliser un dopage du premier type de conductivité des deuxièmes portions épitaxiées recouvrant les premières portions épitaxiées.

    CELLULE MEMOIRE A CHANGEMENT DE PHASE AYANT UNE STRUCTURE COMPACTE
    8.
    发明专利
    CELLULE MEMOIRE A CHANGEMENT DE PHASE AYANT UNE STRUCTURE COMPACTE 未知

    公开(公告)号：FR3038133A1

    公开(公告)日：2016-12-30

    申请号：FR1555733

    申请日：2015-06-23

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

    Inventor： BOIVIN PHILIPPE ,  JEANNOT SIMON

    IPC: H01L27/108 ,  G11C7/18

    Abstract: L'invention concerne une cellule mémoire comprenant un transistor de sélection (ST) ayant une grille de contrôle (GT) et une première borne de conduction (DDP) connectée à un élément à résistance variable (VZ), la cellule mémoire étant formée dans une plaquette comprenant un substrat semi-conducteur (SUB) recouvert d'une première couche isolante (IL), la couche isolante étant recouverte d'une couche active (AL) en un matériau semi-conducteur, la grille étant formée sur la couche active et présentant un flanc latéral recouvert d'une seconde couche isolante (SP), l'élément à résistance variable (VR) comprenant une première couche (VZ) couvrant un flanc latéral de la couche active dans une tranchée (TR) formée au travers de la couche active le long du flanc latéral de la grille et atteignant la première couche isolante, et une seconde couche (VZ) en un matériau à résistance variable.

    CELLULE MEMOIRE RESISTIVE AYANT UNE STRUCTURE COMPACTE
    9.
    发明专利
    CELLULE MEMOIRE RESISTIVE AYANT UNE STRUCTURE COMPACTE 未知

    公开(公告)号：FR3038132A1

    公开(公告)日：2016-12-30

    申请号：FR1555732

    申请日：2015-06-23

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

    Inventor： BOIVIN PHILIPPE ,  JEANNOT SIMON

    IPC: H01L27/108 ,  G11C7/18

    Abstract: L'invention concerne une cellule mémoire formée dans une plaquette comprenant un substrat semi-conducteur (SUB) recouvert d'une première couche isolante (IL), la couche isolante étant recouverte d'une couche active (AL) en un matériau semi-conducteur, la cellule mémoire comprenant un transistor de sélection (ST) ayant une grille de contrôle (GT) et une première borne de conduction (DDP) connectée à un élément à résistance variable (VZ), la grille (GT) étant formée sur la couche active et présentant un flanc latéral recouvert d'une seconde couche isolante (SP), l'élément à résistance variable (VZ) étant formé par une couche (MO) en un matériau à résistance variable, déposée sur un flanc latéral de la couche active dans une première tranchée (TR) formée au travers de la couche active le long du flanc latéral de la grille, une tranchée conductrice (BC) étant formée dans la première tranchée contre un flanc latéral de la couche en matériau à résistance variable.

Patent Agency Ranking