公开(公告)号：EP3159872A1

公开(公告)日：2017-04-26

申请号：EP16161366.6

申请日：2016-03-21

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  FORT, Jimmy ,  CHAMPEIX, Clement ,  DUTERTRE, Jean-Max ,  BORREL, Nicolas

IPC: G09C1/00 ,  H04L9/00

CPC classification number: G06F21/86 ,  G09C1/00 ,  H01L23/576 ,  H03K5/153 ,  H03K5/24 ,  H04L9/004 ,  H04L2209/12

Abstract: L'invention concerne une puce électronique sécurisée (50) comprenant une pluralité de caissons semiconducteurs (3, 33) polarisés et un circuit de détection (57, 61) du courant de polarisation des caissons.

Abstract translation: 本发明涉及一种安全电子芯片（50），其包括多个极化半导体盒（3,33）和用于盒的极化电流的检测电路（57,61）。

公开(公告)号：EP3301607A1

公开(公告)日：2018-04-04

申请号：EP17156778.7

申请日：2017-02-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  CHAMPEIX, Clement

IPC: G06F21/87 ,  H01L23/00

CPC classification number: G01J1/44 ,  G01J2001/4238 ,  G06F21/87 ,  H01L23/576 ,  H01L31/112

Abstract: The invention concerns a laser detection device for protecting an integrated circuit, the device comprising: a detection cell (200) having: a buried channel (202) of a first conductivity type extending in a substrate (203) of the integrated circuit, the substrate being of a second conductivity type; a first electrical connection (204, 206) coupling a first point in the buried channel to a supply voltage rail (VDD); and a second electrical connection (208, 210) coupled to a second point in the buried channel; and a detection circuit coupled to the second point in the buried channel via the second electrical connection and adapted to detect a fall in the voltage at the second point.

Abstract translation: 本发明涉及一种用于保护集成电路的激光检测设备，该设备包括：检测单元（200），具有：在集成电路的衬底（203）中延伸的第一导电类型的掩埋沟道（202），衬底 具有第二导电类型; 第一电连接（204,206），将所述掩埋沟道中的第一点耦合到电源电压轨（VDD）; 以及耦合到所述掩埋沟道中的第二点的第二电连接（208,210） 以及检测电路，其经由第二电连接耦合到掩埋沟道中的第二点并且适于检测第二点处的电压的下降。

公开(公告)号：EP3301607B1

公开(公告)日：2019-04-03

申请号：EP17156778.7

申请日：2017-02-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： SARAFIANOS, Alexandre ,  CHAMPEIX, Clement

IPC: G06F21/87 ,  G01J1/42 ,  G01J1/44 ,  H01L31/112 ,  H01L23/00

公开(公告)号：EP3301605A1

公开(公告)日：2018-04-04

申请号：EP17156779.5

申请日：2017-02-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： CHAMPEIX, Clement ,  BORREL, Nicolas ,  SARAFIANOS, Alexandre

IPC: G06F21/75 ,  G06F21/77 ,  G06F21/87 ,  H01L29/66 ,  H01L23/00

CPC classification number: H01L29/0623 ,  G06F21/75 ,  G06F21/77 ,  G06F21/78 ,  G06F21/87 ,  G06F21/88 ,  H01L21/823892 ,  H01L23/57 ,  H01L23/576 ,  H01L27/0629 ,  H01L27/092 ,  H01L27/0928 ,  H01L29/107 ,  H01L29/1095 ,  H01L29/66181 ,  H03K5/24

Abstract: L'invention concerne une puce électronique, comprenant : un substrat semiconducteur (46) dopé d'un premier type de conductivité ; une couche enterrée (36) dopée d'un deuxième type de conductivité recouvrant le substrat ; un premier caisson (37) dopé du premier type de conductivité recouvrant la couche enterrée ; des circuits (10, 24, 32) séparés de la couche enterrée formés dans et sur le premier caisson et/ou dans et sur des deuxièmes caissons (12, 26, 16) formés dans le premier caisson ; et un détecteur du courant de polarisation (I) de la couche enterrée.

Abstract translation: 一种电子芯片，包括：掺杂有第一导电类型的半导体衬底（46） 掺杂有覆盖所述衬底的第二类型导电性的掩埋层（36） 掺杂有第一类型导电性的第一盒（37），其覆盖埋层; 与在所述第一阱中和所述第一阱上形成的埋层分离的电路（10,24,32）和/或在所述第一阱中形成的第二阱（12,26,16）中和之上的电路; 和埋入层的极化电流检测器（I）。