公开(公告)号：FR3030883A1

公开(公告)日：2016-06-24

申请号：FR1462642

申请日：2014-12-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： REGNIER ARNAUD ,  MIRABEL JEAN-MICHEL ,  NIEL STEPHAN ,  LA ROSA FRANCESCO

IPC: H01L27/115 ,  G11C7/00 ,  G11C16/02 ,  H01L21/8247

Abstract: L'invention concerne une cellule mémoire formée dans un substrat (SUB) semi-conducteur, comprenant une grille de sélection (SGC) s'étendant verticalement dans une tranchée (TR) pratiquée dans le substrat, et isolée du substrat par une première couche d'oxyde de grille (D3), une grille flottante (FG) horizontale s'étendant au-dessus du substrat et isolée du substrat par une seconde couche d'oxyde de grille (D1), et une grille de contrôle (CG) horizontale s'étendant au-dessus de la grille flottante, la grille de sélection (SGC) couvrant une face latérale de la grille flottante, la grille flottante étant séparée de la grille de sélection uniquement par la première couche d'oxyde de grille (D3), et séparée d'une région de canal verticale (CH2) s'étendant dans le substrat le long de la grille de sélection, uniquement par la seconde couche d'oxyde de grille.

公开(公告)号：FR3017746B1

公开(公告)日：2016-05-27

申请号：FR1451297

申请日：2014-02-18

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： MANTELLI MARC ,  NIEL STEPHAN ,  REGNIER ARNAUD ,  LA ROSA FRANCESCO ,  DELALLEAU JULIEN

IPC: H01L27/115 ,  H01L29/788

公开(公告)号：FR3051969A1

公开(公告)日：2017-12-01

申请号：FR1654897

申请日：2016-05-31

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: H01L21/329 ,  H01L27/10 ,  H01L29/861

Abstract: Le procédé de fabrication de plusieurs diodes (D1, D2, D3) comprend une première implantation (10) de dopants d'un deuxième type de conductivité dans une première couche semiconductrice (5) ayant un premier type de conductivité située sur une couche isolante (3) recouvrant un substrat semiconducteur (1) et surmontée de régions saillantes mutuellement espacées (CGf), de façon à former une succession de jonctions PN formant lesdites diodes dans ladite première couche semiconductrice (5) s'étendant jusqu'à la couche isolante (3) en bordure des régions saillantes (bCGf).

公开(公告)号：FR3049380A1

公开(公告)日：2017-09-29

申请号：FR1652445

申请日：2016-03-22

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: G11C16/04 ,  H01L27/115

Abstract: Le dispositif de mémoire non volatile comprend des cellules-mémoires (C3,j) comprenant chacune un transistor d'état (T3,j) sélectionnable possédant une grille flottante et une grille de commande (CG3). Le transistor d'état (T3,j) est du type à appauvrissement et avantageusement configuré pour présenter une tension de seuil de préférence négative lorsque la cellule-mémoire est dans un état vierge. On peut alors appliquer lors de la lecture de la cellule-mémoire, une tension de lecture nulle sur la grille de commande (CG3) ainsi que sur les grilles de commande des transistors d'états de toutes les cellules-mémoires du dispositif de mémoire.

公开(公告)号：FR3025649B1

公开(公告)日：2016-12-09

申请号：FR1458431

申请日：2014-09-09

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: G11C16/02 ,  H01L29/788

公开(公告)号：FR3021804B1

公开(公告)日：2017-09-01

申请号：FR1454891

申请日：2014-05-28

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: G11C16/04 ,  H01L27/11 ,  H01L29/66

公开(公告)号：FR3036221B1

公开(公告)日：2017-04-28

申请号：FR1554163

申请日：2015-05-11

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: G11C7/00 ,  G11C16/04 ,  H01L27/11524 ,  H01L29/66

公开(公告)号：FR3036221A1

公开(公告)日：2016-11-18

申请号：FR1554163

申请日：2015-05-11

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: G11C7/00 ,  G11C16/04 ,  H01L27/11524 ,  H01L29/66

Abstract: Mémoire non volatile (MEM1) comprenant des rangées et des colonnes de cellules mémoire (C1,j), les colonnes de cellules mémoire comprenant des paires de cellules mémoire jumelles (C1,j, C2,j1) comprenant une grille de sélection (CSG1,2) commune. Selon l'invention, deux lignes de bit (B1,j, B2,j+1) sont prévues par colonne de cellules mémoire. Les cellules mémoire adjacentes jumelles d'une même colonne ne sont pas reliées à la même ligne de bit tandis que les cellules mémoire adjacentes non jumelles d'une même colonne sont reliées à la même ligne de bit.

公开(公告)号：FR3030883B1

公开(公告)日：2017-12-22

申请号：FR1462642

申请日：2014-12-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： REGNIER ARNAUD ,  MIRABEL JEAN-MICHEL ,  NIEL STEPHAN ,  LA ROSA FRANCESCO

IPC: H01L27/115 ,  G11C7/00 ,  G11C16/02

公开(公告)号：FR3052291A1

公开(公告)日：2017-12-08

申请号：FR1655067

申请日：2016-06-03

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD

IPC: G11C7/00 ,  G11C11/21 ,  H01L27/11

Abstract: Le réseau de diodes comprend un plan matriciel de diodes (20) arrangées selon des colonnes dans une première direction (X) et selon des lignes dans une deuxième direction (Y) orthogonale à la première direction (Y). Lesdites diodes comprennent une région de cathode (21) d'un premier type de conductivité et une région d'anode (22) d'un deuxième type de conductivité, lesdites régions de cathode et d'anode étant superposées et disposées sur une couche isolante (2) située au-dessus d'un substrat semiconducteur.