公开(公告)号：FR3136101B1

公开(公告)日：2024-09-27

申请号：FR2205096

申请日：2022-05-27

Applicant: STMICROELECTRONICS GRAND OUEST SAS

Inventor： BERTHELOT VINCENT

IPC: G11C16/22 ,  G11C11/4078

Abstract: Mémoire non volatile avec circuit de contrôle d’accès pour démarrage sécurisé d’un dispositif électronique La présente description concerne un procédé de démarrage d’un dispositif électronique (100) comprenant :- une première phase dans laquelle un ou plusieurs premiers codes stockés dans une première zone immutable (116) d’une mémoire non volatile (104) sont exécutés, la mémoire non volatile comprenant en outre un circuit de contrôle d’accès (120) configuré pour interdire l’exécution de tous codes stockés dans une deuxième zone (118) de la mémoire non volatile lors de la première phase ; et- une deuxième phase dans laquelle un ou plusieurs deuxièmes codes stockés dans la deuxième zone sont exécutés, le circuit de contrôle d’accès étant configuré pour interdire tout accès à l’ensemble de la première zone lors de la deuxième phase. Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3136101A1

公开(公告)日：2023-12-01

申请号：FR2205096

申请日：2022-05-27

Applicant: STMICROELECTRONICS GRAND OUEST SAS

Inventor： BERTHELOT VINCENT

IPC: G11C16/22 ,  G11C11/4078

Abstract: Mémoire non volatile avec circuit de contrôle d’accès pour démarrage sécurisé d’un dispositif électronique La présente description concerne un procédé de démarrage d’un dispositif électronique (100) comprenant :- une première phase dans laquelle un ou plusieurs premiers codes stockés dans une première zone immutable (116) d’une mémoire non volatile (104) sont exécutés, la mémoire non volatile comprenant en outre un circuit de contrôle d’accès (120) configuré pour interdire l’exécution de tous codes stockés dans une deuxième zone (118) de la mémoire non volatile lors de la première phase ; et- une deuxième phase dans laquelle un ou plusieurs deuxièmes codes stockés dans la deuxième zone sont exécutés, le circuit de contrôle d’accès étant configuré pour interdire tout accès à l’ensemble de la première zone lors de la deuxième phase. Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3098613A1

公开(公告)日：2021-01-15

申请号：FR1907655

申请日：2019-07-09

Applicant: STMICROELECTRONICS GRAND OUEST SAS

Inventor： BERTHELOT VINCENT

IPC: G06F21/12

Abstract: Le circuit intégré (CI) comprend une première zone mémoire (Z111) ayant un premier niveau de droits d’accès (P11) configurée pour stocker au moins un premier logiciel applicatif (APP1) contenant des instructions chiffrées, des moyens de vérification de l’intégrité (MD1, MD2) dudit premier logiciel applicatif, un moyen de chiffrement/déchiffrement, par exemple un premier circuit logique (CL1), configuré pour déchiffrer lesdites instructions chiffrées considérées comme intègres, une unité de traitement (UT) configurée pour exécuter les instructions déchiffrées, le premier circuit logique étant en outre configuré pour chiffrer les données (DATA1) générées par l’exécution et un deuxième moyen, par exemple un deuxième circuit logique (CL2), configuré pour stocker les données chiffrées dans une deuxième zone mémoire (Z112) ayant un deuxième niveau de droits d’accès identique au premier niveau de droits d’accès Figure pour l’abrégé : Fig 1