公开(公告)号：FR3137471B1

公开(公告)日：2024-12-13

申请号：FR2206736

申请日：2022-07-04

Applicant: STMICROELECTRONICS GRAND OUEST SAS

Inventor： PALLARDY LOIC ,  DEBIEVE LIONEL

IPC: G06F12/14 ,  G06F13/16

Abstract: Le procédé de gestion de droits d’accès de régions mémoires (R1, R2) d’une mémoire (MEM) comprend une attribution d’un statut de permission d’exécution (E, NE) pour chaque région mémoire dans un dispositif de pare-feu (FWL) dédié à la mémoire, de sorte que le contenu d’une région mémoire ayant un statut exécutable (E) est apte à être exécuté par un processeur (CPU), et que le contenu d’une région mémoire ayant un statut non-exécutable (NE) ne peut pas être exécuté par le processeur (CPU). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3103586A1

公开(公告)日：2021-05-28

申请号：FR1913124

申请日：2019-11-22

Applicant: ST MICROELECTRONICS ALPS SAS ,  STMICROELECTRONICS GRAND OUEST SAS

Inventor： ANQUET NICOLAS ,  PALLARDY LOIC

IPC: G06F15/76 ,  G06F1/04 ,  G06F11/30 ,  G06F15/16 ,  G06F21/70 ,  G06K19/07

Abstract: Système sur puce, comprenant plusieurs équipements maîtres, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, et des moyens de traitement (MT) au moins configurés pour permettre à un utilisateur du système sur puce d’implémenter au sein du système sur puce (MCU) au moins un schéma de configuration (SCH) de ce système défini par un ensemble d’informations de configuration comportant au moins une information d’identification (CID) affectée à chaque équipement maître, ces informations d’identification étant destinées à être jointes à toutes les transactions (TR) émises par les équipements maîtres correspondants, l’ensemble de ces informations de configuration n’étant pas utilisé pour l’adressage des ressources esclaves destinataires desdites transactions et étant utilisé pour définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3097345A1

公开(公告)日：2020-12-18

申请号：FR1906337

申请日：2019-06-13

Applicant: STMICROELECTRONICS GRAND OUEST SAS ,  ST MICROELECTRONICS GRENOBLE 2

Inventor： PALLARDY LOIC ,  URZI IGNAZIO ANTONINO ,  DURET JEAN-FRANCIS

IPC: G06F13/16

Abstract: Le circuit intégré (CI) comprend une unité de traitement (13) configurée pour démarrer avec un jeu d’instructions de démarrage, puis pour déterminer la taille des instructions d’un programme applicatif (APP) et éventuellement redémarrer sur sa propre initiative, en étant reconfigurée, afin qu’elle exécute les instructions du programme applicatif. Une seule mémoire de démarrage est par conséquent nécessaire. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3117225A1

公开(公告)日：2022-06-10

申请号：FR2012718

申请日：2020-12-04

Applicant: STMICROELECTRONICS GRAND OUEST SAS ,  ST MICROELECTRONICS GRENOBLE 2

Inventor： PALLARDY LOIC ,  SOULIE MICHAEL

IPC: G06F115/02 ,  G06F1/24

Abstract: Le procédé de réinitialisation d’un dispositif maître, configuré pour initier des transactions sur un bus d’un système sur puce, comprend une surveillance d’un état terminé ou non des transactions initiées par le dispositif maître. En cas de réception d’une commande de réinitialisation du dispositif maître, le procédé comprend une transmission d’une commande de réinitialisation effective au dispositif maître lorsque les transactions initiées par le dispositif maître sont à l’état terminé. Figure de l’abrégé : figure 1

公开(公告)号：FR3097345B1

公开(公告)日：2021-06-25

申请号：FR1906337

申请日：2019-06-13

Applicant: STMICROELECTRONICS GRAND OUEST SAS ,  ST MICROELECTRONICS GRENOBLE 2

Inventor： PALLARDY LOIC ,  URZI IGNAZIO ANTONINO ,  DURET JEAN-FRANCIS

IPC: G06F13/16

Abstract: Le circuit intégré (CI) comprend une unité de traitement (13) configurée pour démarrer avec un jeu d’instructions de démarrage, puis pour déterminer la taille des instructions d’un programme applicatif (APP) et éventuellement redémarrer sur sa propre initiative, en étant reconfigurée, afin qu’elle exécute les instructions du programme applicatif. Une seule mémoire de démarrage est par conséquent nécessaire. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3116679A1

公开(公告)日：2022-05-27

申请号：FR2011958

申请日：2020-11-20

Applicant: STMICROELECTRONICS GRAND OUEST SAS

Inventor： BAEZA GERALD ,  PAILLET PASCAL ,  PALLARDY LOIC

IPC: G06F1/3203 ,  H03K3/012

Abstract: Gestion d'un mode basse consommation La présente description concerne un procédé, un dispositif et un produit programme de gestion d'un mode basse consommation d'un dispositif électronique comportant une première horloge (LSC) de séquencement d'un premier compteur (9) et une deuxième horloge (HSC) de séquencement d'un deuxième compteur (3), plus rapide que la première, comportant les étapes de : lors d'une première requête (31) de passage en mode basse consommation, sauvegarder des valeurs des premier et deuxième compteurs sur un premier front (t2) de la première horloge ; et lors d'une deuxième requête (37) de sortie du mode basse consommation : calculer le nombre de périodes de la deuxième horloge comprises entre un deuxième front (t3) de la première horloge, postérieur à ladite deuxième requête, et le premier front ; et mettre à jour (41) la valeur du deuxième compteur à la valeur calculée. Figure pour l'abrégé : Fig. 3

公开(公告)号：FR3103585A1

公开(公告)日：2021-05-28

申请号：FR1913126

申请日：2019-11-22

Applicant: STMICROELECTRONICS GRAND OUEST SAS ,  ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

Inventor： OLSON DANIEL ,  PALLARDY LOIC ,  ANQUET NICOLAS

IPC: G06F15/76 ,  G06F1/04 ,  G06F1/32 ,  G06F1/3215 ,  G06F11/30 ,  G06F15/16 ,  G06F21/70 ,  G06K19/07

Abstract: Système sur puce, comprenant plusieurs équipements maîtres, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves. Une première ressource esclave particulière (PH4) coopère avec un élément (EL4) du système sur puce, par exemple un générateur de signal d’horloge, et cet élément EL4 a les mêmes droits d’accès que ceux de la première ressource esclave particulière correspondante. Figure pour l’abrégé : Fig 19

公开(公告)号：FR3103584A1

公开(公告)日：2021-05-28

申请号：FR1913127

申请日：2019-11-22

Applicant: ST MICROELECTRONICS ALPS SAS ,  STMICROELECTRONICS GRAND OUEST SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： PALLARDY LOIC ,  ANQUET NICOLAS ,  DAVIDESCU DRAGOS

IPC: G06F15/76 ,  G06F1/04 ,  G06F11/22 ,  G06F11/36 ,  G06F15/16 ,  G06F21/70 ,  G06K19/07

Abstract: Système sur puce, comprenant plusieurs équipements maîtres comportant plusieurs microprocesseurs, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, et des moyens de traitement (MT) au moins configurés pour permettre à un utilisateur du système sur puce d’implémenter au sein du système sur puce (MCU) au moins un schéma de configuration (SCH) de ce système défini par un ensemble d’informations de configuration utilisé pour définir une assignation d’au moins un équipement maître à certaines au moins des ressources esclaves, et les moyens de traitement étant en outre configurés pour sélectionner l’un au moins des microprocesseurs et autoriser un outil de débogage externe (DBT) à accéder, en vue d’un débogage, uniquement aux ressources esclaves assignées audit au moins un microprocesseur sélectionné. Figure pour l’abrégé : Fig 1