Abstract:
L'invention se réfère à un miroir de courant du type comprenant au moins un premier et un second transistors de miroir (Q1, Q2) insérés entre une première et une seconde référence de tension (Vcc, GND) et branchés respectivement à une borne d'entrée (IN) et à une borne de sortie (OUT) du miroir de courant (10), le miroir de courant comprenant un bloc de compensation du courant de base (12) inséré entre la borne d'entrée (IN) et les bornes de contrôle communes du premier et du second transistors de miroir (Q1, Q2) et branché à une référence de tension (Vcc, GND). Avantageusement selon l'invention, le bloc de compensation du courant de base (12) comprend au moins: - un générateur de courant de polarisation (G2) d'un courant de polarisation (Ipol) et un premier transistor de compensation (Q4) inséré, en séquence l'un par rapport à l'autre, entre la référence de tension (Vcc, GND) et la borne d'entrée (IN); et - un second transistor de compensation (Q6) inséré entre la référence de tension (Vcc, GND) et les bornes de contrôle communes des transistors de miroir (Q1, Q2) et ayant une borne de contrôle branchée à une borne de contrôle du premier transistor de compensation (Q4).
Abstract:
Un numériseur (200) pour un système de réception numérique est décrit, le numériseur ayant un terminal d'entrée (INPUT') qui reçoit un signal de tension d'entrée analogique modulé (V'in) et un terminal de sortie (OUTPUT') qui transmet un signal de tension de sortie (V'out) étant une conversion numérique du signal de tension d'entrée (Vin). Le numériseur (200) comporte : un circuit comparateur (201) ayant un terminal de sortie branché au terminal de sortie (OUTPUT') du numériseur (200) et comportant au moins un amplificateur opérationnel (203) ayant un terminal sans inversion (+) et un terminal d'inversion (-), ledit terminal sans inversion (+) étant couplé audit terminal d'entrée (INPUT') dudit numériseur (200) ; et un circuit générateur de seuil (202) introduit entre le terminal d'entrée (INPUT') du numériseur (200) et le terminal sans inversion (+) de l'amplificateur opérationnel (203), le circuit générateur de seuil (202) transmettant un signal de référence de tension modulable (V'REF) à un terminal de sortie (01) vers le terminal d'inversion (-) de l'amplificateur opérationnel (203). Avantageusement selon l'invention, le circuit générateur de seuil (202) comporte une série d'un circuit générateur maximum (204) pour déterminer une valeur maximum (Vmax) du signal de tension d'entrée analogique modulé (V'in), et d'un circuit de référence de tension modulable (205) pour générer le signal de référence de tension modulable (V'REF) en tant que fonction de la valeur maximum (Vmax) du signal de tension d'entrée analogique modulé (V'in).
Abstract:
On décrit un système de contrôle d'overdrive (5), le système étant inséré entre une première et une deuxième référence de tension (VDD, GND) et ayant une borne d'entrée (IN1) et une borne de sortie (OUT1), connectées respectivement à une première et à une deuxième borne d'entrée (POSIN, FEEDBACK) d'un étage amplificateur (3). Avantageusement selon l'invention, le système de contrôle d'overdrive (5) comprend: - une source de courant contrôlée en tension (VCCS) émettant un courant de compensation (ICC) et étant insérée entre la première référence de tension (VDD) et un noeud interne (N1), connecté à son tour à la borne de sortie (OUTI), la source de courant contrôlée en tension (VCCS) ayant une borne de contrôle connectée à une borne de sortie d'un bloc additionneur (SN), ayant à son tour une entrée positive connectée à la borne d'entrée (IN1); et - au moins un bloc de verrouillage (6), inséré entre la borne de sortie (OUT1) et la deuxième référence de tension (GND) et connecté à une entrée négative du bloc additionneur (SN). La source de courant contrôlée en tension (VCCS) émette ainsi son courant de compensation (ICC) à la borne de sortie (OUT1) quand un signal de tension sur la borne d'entrée (IN) a une valeur supérieure à un signal de tension sur la borne de sortie (OUT) et elle force le signal de tension de sortie à suivre le signal de tension d'entrée jusqu'à un point qui dépend d'une tension de verrouillage (Vcl) fournie par le bloc de verrouillage (6).
Abstract:
A phase locked loop circuit comprising a phase detector (10) having a first input (+) for receiving a first frequency signal (fref) and an output, a first filter (40) adapted to filter the output electric signal (Vcp) of the phase detector (10), a voltage controlled oscillator (30) adapted to generate a second frequency signal (fvco) in response to the output filtered signal (V40) of the phase detector (10). The phase detector (10) has a second input (-) for receiving the second frequency signal (fo) and is adapted to compare it with the first frequency signal (fref). The circuit comprises means (50) adapted to amplify the difference between an electric signal coupled with the output of the phase detector (10) and a reference electric signal (Vref) and a second filter (60) adapted to receive the output electric signal of the amplification means (50) and to send an output electric signal (V60) to the voltage controlled oscillator (30). The circuit comprises further means (100) adapted to modify the value of the electric signal (160) in input to the second filter (60) to decrease the response time of the second filter (60).
Abstract:
Boucle de verrouillage de phase d'un oscillateur (6) commandé en tension, la boucle comportant un comparateur (3) de phase recevant en entrée (8,9) une fréquence de référence et une fréquence en provenance de l'oscillateur (6), et délivrant des valeurs logiques pour commander une pompe (16) de charge, un circuit de réinjection de charge recevant l'une des entrées (8,9) du comparateur (3) et délivrant une valeur logique pour commander la pompe de charge (16), boucle caractérisée en ce qu'elle comporte en outre, un détecteur (30) d'une valeur de seuil d'un courant représentatif du courant délivré par la pompe de charge (16), une sortie logique du détecteur (30) étant appliquée en retour au circuit (31) de réinjection de charge de façon à limiter la durée de réinjection de charge.
Abstract:
L'invention concerne un dispositif radio (20) comprenant un oscillateur primaire (23), une boucle à verrouillage de phase (22) excitée par un signal (S ref ) délivré par l'oscillateur primaire et un circuit (21, Rx, Tx) émetteur et/ou récepteur radio recevant en entrée un signal radiofréquence (S RF ) délivré par la boucle à verrouillage de phase. Selon l'invention, le dispositif comprend des moyens (28-31, SW1-SW6) pour mettre sous tension les éléments du dispositif radio de façon progressive et séquentielle, selon un ordre déterminé de démarrage de ces éléments. Application notamment aux capteurs et aux compteurs à télétransmission de données, aux actionneurs télécommandés et aux radiotéléphones.