Miroir de courant
    2.
    发明公开
    Miroir de courant 审中-公开
    Stromspiegel

    公开(公告)号:EP1760565A1

    公开(公告)日:2007-03-07

    申请号:EP05291823.2

    申请日:2005-09-01

    CPC classification number: G05F3/265

    Abstract: L'invention se réfère à un miroir de courant du type comprenant au moins un premier et un second transistors de miroir (Q1, Q2) insérés entre une première et une seconde référence de tension (Vcc, GND) et branchés respectivement à une borne d'entrée (IN) et à une borne de sortie (OUT) du miroir de courant (10), le miroir de courant comprenant un bloc de compensation du courant de base (12) inséré entre la borne d'entrée (IN) et les bornes de contrôle communes du premier et du second transistors de miroir (Q1, Q2) et branché à une référence de tension (Vcc, GND).
    Avantageusement selon l'invention, le bloc de compensation du courant de base (12) comprend au moins:
    - un générateur de courant de polarisation (G2) d'un courant de polarisation (Ipol) et un premier transistor de compensation (Q4) inséré, en séquence l'un par rapport à l'autre, entre la référence de tension (Vcc, GND) et la borne d'entrée (IN); et
    - un second transistor de compensation (Q6) inséré entre la référence de tension (Vcc, GND) et les bornes de contrôle communes des transistors de miroir (Q1, Q2) et ayant une borne de contrôle branchée à une borne de contrôle du premier transistor de compensation (Q4).

    Abstract translation: 反射镜(10)具有插入在电源电压和地(Vcc,GND)之间并分别连接到输入和输出端子(IN,OUT)的镜像晶体管(Q1,Q2)。 基极电流补偿块(12)具有偏置电流(Ipol)的偏置电流发生器(G2)和插入在电源电压和端子(IN)之间的补偿晶体管(Q4)。 补偿晶体管(Q6)插入在反射镜晶体管的电源电压和公共控制端子之间,并且具有连接到晶体管(Q4)的控制端子的控制端子。

    Numériseur pour un système de réception numérique
    3.
    发明公开
    Numériseur pour un système de réception numérique 有权
    数字化处理器数字化Empfangssystem

    公开(公告)号:EP1993209A1

    公开(公告)日:2008-11-19

    申请号:EP07290645.6

    申请日:2007-05-18

    CPC classification number: H04L25/0292 H04L27/0002

    Abstract: Un numériseur (200) pour un système de réception numérique est décrit, le numériseur ayant un terminal d'entrée (INPUT') qui reçoit un signal de tension d'entrée analogique modulé (V'in) et un terminal de sortie (OUTPUT') qui transmet un signal de tension de sortie (V'out) étant une conversion numérique du signal de tension d'entrée (Vin). Le numériseur (200) comporte :
    un circuit comparateur (201) ayant un terminal de sortie branché au terminal de sortie (OUTPUT') du numériseur (200) et comportant au moins un amplificateur opérationnel (203) ayant un terminal sans inversion (+) et un terminal d'inversion (-), ledit terminal sans inversion (+) étant couplé audit terminal d'entrée (INPUT') dudit numériseur (200) ; et
    un circuit générateur de seuil (202) introduit entre le terminal d'entrée (INPUT') du numériseur (200) et le terminal sans inversion (+) de l'amplificateur opérationnel (203), le circuit générateur de seuil (202) transmettant un signal de référence de tension modulable (V'REF) à un terminal de sortie (01) vers le terminal d'inversion (-) de l'amplificateur opérationnel (203).
    Avantageusement selon l'invention, le circuit générateur de seuil (202) comporte une série d'un circuit générateur maximum (204) pour déterminer une valeur maximum (Vmax) du signal de tension d'entrée analogique modulé (V'in), et d'un circuit de référence de tension modulable (205) pour générer le signal de référence de tension modulable (V'REF) en tant que fonction de la valeur maximum (Vmax) du signal de tension d'entrée analogique modulé (V'in).

    Abstract translation: 数字转换器具有用于接收经调制的模拟输入电压信号的输入端。 输出端提供输入电压信号的数字转换中的输出电压信号。 阈值发生器电路包括阈值电路(204),其确定调制的模拟输入电压信号的阈值电压值。 可调电压参考电路(205)耦合到阈值电路以产生作为调制模拟输入电压信号的阈值电压值的函数的可调电压参考信号。 独立权利要求还包括以下内容:(1)一种电子设备,包括用于接收调制的模拟输入电压信号的输入端子(2)在数字接收机系统中对调制的模拟输入电压信号进行数字化的方法。

    Système de contrôle d'overdrive
    4.
    发明公开
    Système de contrôle d'overdrive 审中-公开
    高速模式Steuersystem

    公开(公告)号:EP1993203A1

    公开(公告)日:2008-11-19

    申请号:EP07290646.4

    申请日:2007-05-18

    CPC classification number: H03F1/3211

    Abstract: On décrit un système de contrôle d'overdrive (5), le système étant inséré entre une première et une deuxième référence de tension (VDD, GND) et ayant une borne d'entrée (IN1) et une borne de sortie (OUT1), connectées respectivement à une première et à une deuxième borne d'entrée (POSIN, FEEDBACK) d'un étage amplificateur (3).
    Avantageusement selon l'invention, le système de contrôle d'overdrive (5) comprend:
    - une source de courant contrôlée en tension (VCCS) émettant un courant de compensation (ICC) et étant insérée entre la première référence de tension (VDD) et un noeud interne (N1), connecté à son tour à la borne de sortie (OUTI), la source de courant contrôlée en tension (VCCS) ayant une borne de contrôle connectée à une borne de sortie d'un bloc additionneur (SN), ayant à son tour une entrée positive connectée à la borne d'entrée (IN1); et
    - au moins un bloc de verrouillage (6), inséré entre la borne de sortie (OUT1) et la deuxième référence de tension (GND) et connecté à une entrée négative du bloc additionneur (SN).
    La source de courant contrôlée en tension (VCCS) émette ainsi son courant de compensation (ICC) à la borne de sortie (OUT1) quand un signal de tension sur la borne d'entrée (IN) a une valeur supérieure à un signal de tension sur la borne de sortie (OUT) et elle force le signal de tension de sortie à suivre le signal de tension d'entrée jusqu'à un point qui dépend d'une tension de verrouillage (Vcl) fournie par le bloc de verrouillage (6).

    Abstract translation: 系统(5)具有分别耦合到输入放大级(2)和输出放大级(3)的输入端和输出端。 当输入端子上的电压信号大于输出端子上的电压信号时,电压控制电流源向输出端输出补偿电流,从而迫使输出端子上的电压信号跟随输入端子上的电压信号 基于由夹持块提供的钳位电压的量。 还包括以下独立权利要求:(1)耦合到参考电压并包括输入端子和输出端子的电压放大器(2)用于使过驱动控制系统耦合到参考电压的方法和放大级 具有一对输入和输出。

    Phase locked loop circuit
    5.
    发明公开
    Phase locked loop circuit 审中-公开
    锁相环电路

    公开(公告)号:EP1742367A1

    公开(公告)日:2007-01-10

    申请号:EP05291442.1

    申请日:2005-06-30

    CPC classification number: H03L7/10 H03L7/0995 H03L7/107 H03L2207/06

    Abstract: A phase locked loop circuit comprising a phase detector (10) having a first input (+) for receiving a first frequency signal (fref) and an output, a first filter (40) adapted to filter the output electric signal (Vcp) of the phase detector (10), a voltage controlled oscillator (30) adapted to generate a second frequency signal (fvco) in response to the output filtered signal (V40) of the phase detector (10). The phase detector (10) has a second input (-) for receiving the second frequency signal (fo) and is adapted to compare it with the first frequency signal (fref). The circuit comprises means (50) adapted to amplify the difference between an electric signal coupled with the output of the phase detector (10) and a reference electric signal (Vref) and a second filter (60) adapted to receive the output electric signal of the amplification means (50) and to send an output electric signal (V60) to the voltage controlled oscillator (30). The circuit comprises further means (100) adapted to modify the value of the electric signal (160) in input to the second filter (60) to decrease the response time of the second filter (60).

    Abstract translation: 一种锁相环电路,包括具有用于接收第一频率信号(fref)和输出的第一输入端(+)的相位检测器(10),适于对所述输出端的输出电信号(Vcp)进行滤波的第一滤波器(40) 相位检测器(10);响应于相位检测器(10)的输出滤波信号(V40),适于产生第二频率信号(fvco)的压控振荡器(30)。 相位检测器(10)具有用于接收第二频率信号(fo)的第二输入端( - ),并适于将其与第一频率信号(fref)进行比较。 该电路包括适于放大与相位检测器(10)的输出耦合的电信号与参考电信号(Vref)之间的差值的装置(50),和适于接收参考电信号(Vref)的输出电信号的第二滤波器(60) 放大装置(50)并将输出电信号(V60)发送到压控振荡器(30)。 该电路包括适于修改输入到第二滤波器(60)中的电信号(160)的值以降低第二滤波器(60)的响应时间的另外的装置(100)。

    Boucle numérique à verrouillage de phase
    6.
    发明公开
    Boucle numérique à verrouillage de phase 有权
    锁相数字环路

    公开(公告)号:EP1100201A1

    公开(公告)日:2001-05-16

    申请号:EP00403067.2

    申请日:2000-11-06

    CPC classification number: H03L7/0891

    Abstract: Boucle de verrouillage de phase d'un oscillateur (6) commandé en tension, la boucle comportant un comparateur (3) de phase recevant en entrée (8,9) une fréquence de référence et une fréquence en provenance de l'oscillateur (6), et délivrant des valeurs logiques pour commander une pompe (16) de charge, un circuit de réinjection de charge recevant l'une des entrées (8,9) du comparateur (3) et délivrant une valeur logique pour commander la pompe de charge (16), boucle caractérisée en ce qu'elle comporte en outre, un détecteur (30) d'une valeur de seuil d'un courant représentatif du courant délivré par la pompe de charge (16), une sortie logique du détecteur (30) étant appliquée en retour au circuit (31) de réinjection de charge de façon à limiter la durée de réinjection de charge.

    Abstract translation: 一个压控振荡器(6)的锁相环,该环路包括一个在其输入端(8,9)接收参考频率和来自振荡器(6)的频率的相位比较器(3) ,并且传送用于控制电荷泵(​​16)的逻辑值,用于接收比较器(3)的输入(8,9)中的一个的电荷反馈电路并且提供用于控制电荷泵( 其特征在于,它还包括具有表示由电荷泵(16)传送的电流的电流阈值的检测器(30),检测器(30)的逻辑输出。 被施加回充电反馈电路(31)以限制充电反馈时间。

    Dispositif à verrouillage de phase à consommation électrique réduite
    7.
    发明公开
    Dispositif à verrouillage de phase à consommation électrique réduite 有权
    Phasenregelschleife mit reduzierten Leistungsverbrauch

    公开(公告)号:EP1056214A1

    公开(公告)日:2000-11-29

    申请号:EP00110309.2

    申请日:2000-05-13

    CPC classification number: H03L7/0802 H03L3/00

    Abstract: L'invention concerne un dispositif radio (20) comprenant un oscillateur primaire (23), une boucle à verrouillage de phase (22) excitée par un signal (S ref ) délivré par l'oscillateur primaire et un circuit (21, Rx, Tx) émetteur et/ou récepteur radio recevant en entrée un signal radiofréquence (S RF ) délivré par la boucle à verrouillage de phase. Selon l'invention, le dispositif comprend des moyens (28-31, SW1-SW6) pour mettre sous tension les éléments du dispositif radio de façon progressive et séquentielle, selon un ordre déterminé de démarrage de ces éléments. Application notamment aux capteurs et aux compteurs à télétransmission de données, aux actionneurs télécommandés et aux radiotéléphones.

    Abstract translation: 无线电设备(20)包括主振荡器(23),锁相环(22)由参考信号(由主振荡器传送的Sref)激励,存在接收机 - 发射机模块(21,Rx,Tx) 接收由锁相环路传送的射频信号(SRF),还有一个控制(28-31,SW1-SW6),用于按功能要求确定组件电路供电,锁相环(PLL) )(22)包括相位比较器(24),低通滤波器(25),压控振荡器(VCO)(26)和等级N的分频器(27)。控制装置(28- 31,SW1-SW6)确保组件电路的以下顺序:主振荡器,VCO,相位比较器,分频器,PLL的其他元件,接收器或发送器模块(Rx Tx),控制装置包括定序器(28) 比较器(29),用于设定上电和PLL的其它元件之间的时间间隔的定时器(30),窗口比较器(31)和中断器 开关元件(SW1-SW6)。 当主振荡器传送大于阈值(V1ref)的信号(Sref)时,比较器(26)监视主振荡器(23)的输出并开始为VCO的至少一个分量(即VCO)供电。 窗口比较器(31)检测PLL(22)的锁定,并开始为接收器或发送器模块(Rx,Tx)供电。 锁相环(22)包括可编程分频(27),从而可以修改RF信号(SRF)的频率。 无线电设备(20)通过输入来自检测器单元(11)的数据连接到微处理器(12),并且微处理器还为分频器提供N的整数值,并向控制器提供控制信号(CMF)。

Patent Agency Ranking