公开(公告)号：WO2012080048A1

公开(公告)日：2012-06-21

申请号：PCT/EP2011/072002

申请日：2011-12-07

Applicant: STMICROELECTRONICS (ROUSSET) SAS ,  ROMAIN, Fabrice ,  CATALDO, Christophe ,  MANI, Christophe ,  GABRIELE, Sophie

Inventor： ROMAIN, Fabrice ,  CATALDO, Christophe ,  MANI, Christophe ,  GABRIELE, Sophie

IPC: G06K7/00 ,  G06K19/07 ,  G07F7/10

CPC classification number: G05B15/02 ,  G06K7/0008 ,  G06K19/0723 ,  G06Q20/3574

Abstract: L'objet comprend des moyens de traitement configurés pour dialoguer avec un équipement selon un protocole de communication sans contact contenant une procédure d'anticollision;les moyens de traitement (MT) comprennent plusieurs modules applicatifs (MA1,... MAj) respectivement associés à plusieurs identifiants différents (ID1,... IDj), et des moyens de déclenchement (MDCL) configurés pour provoquer un déclenchement de ladite procédure d'anticollision entre ledit objet et ledit équipement.

Abstract translation: 对象包括处理装置，被配置为根据包含防冲突过程的非接触式通信协议与设备项对话; 处理装置（MT）包括分别与若干不同标识符（ID1，... IDj）相关联的多个应用模块（MA1，... MAj）和触发装置（MDCL），其被配置为引起所述防冲突 所述对象和所述设备项目之间的过程。

公开(公告)号：EP3789879A1

公开(公告)日：2021-03-10

申请号：EP20192976.7

申请日：2020-08-26

Applicant: STMicroelectronics (Rousset) SAS ,  STMicroelectronics (ALPS) SAS

Inventor： ROMAIN, Fabrice ,  LISART, Mathieu ,  ARNOULD, Patrick

IPC: G06F11/10

Abstract: La présente description concerne un procédé d'écriture en mémoire d'une donnée (Datai), dans lequel :
- un mot binaire (Code1), représentatif de ladite donnée (Datai) et d'un code correcteur ou détecteur d'erreur (EDC1), est scindé en au moins une première et une deuxième parties (Code1A, Code1B) ; et
- ladite première partie (Code1A) est écrite à une adresse logique (AddL1) dans un premier circuit mémoire (105) ; et
- ladite deuxième partie (Code1B) est écrite à ladite adresse logique dans un deuxième circuit mémoire (106) adapté à stocker autant de mots binaires que ledit premier circuit mémoire (105),
ledit code correcteur ou détecteur d'erreur (EDC1) étant dépendant de ladite donnée (Datai) et de ladite adresse (AddL1).

公开(公告)号：EP3457290A1

公开(公告)日：2019-03-20

申请号：EP18192657.7

申请日：2018-09-05

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： ROMAIN, Fabrice

IPC: G06F12/14

Abstract: The present disclosure concerns a memory access control system comprising: a processing device (302) capable of operating in a plurality of operating modes, and of accessing a memory (200) using a plurality of address aliases; and a verification circuit (312) configured: to receive, in relation with a first read operation of a first memory location in the memory (200), an indication of a first of said plurality of address aliases associated with the first read operation; to verify that a current operating mode of the processing device permits the processing device to access the memory using the first address alias; to receive, during the first read operation, a first marker stored at the first memory location; and to verify, based on the first marker and on the first address alias, that the processing device is permitted to access the first memory location.

公开(公告)号：EP3790014A1

公开(公告)日：2021-03-10

申请号：EP20192979.1

申请日：2020-08-26

Applicant: STMicroelectronics (Rousset) SAS

Inventor： ROMAIN, Fabrice ,  LISART, Mathieu

IPC: G11C29/02 ,  G11C29/26 ,  G11C29/38 ,  G11C29/40 ,  G11C29/42 ,  G11C29/52 ,  G06F11/10 ,  G06F11/16 ,  G06F12/02

Abstract: La présente description concerne un procédé de détection d'une erreur d'écriture d'une donnée (Data5) en mémoire dans lequel :
- au moins deux parties (Code5A, Code5B) de même taille d'un mot binaire (Code5) représentatif de ladite donnée (Data5) sont stockées à la même adresse (AddL5) dans au moins deux circuits mémoire (51, 52) identiques ; et
- des signaux internes de commande des deux circuits mémoire (51, 52) sont comparés.

公开(公告)号：EP2652670B1

公开(公告)日：2018-08-15

申请号：EP11794124.5

申请日：2011-12-07

Applicant: STMicroelectronics (Rousset) SAS

Inventor： ROMAIN, Fabrice ,  CATALDO, Christophe ,  MANI, Christophe ,  GABRIELE, Sophie

IPC: G06K7/00 ,  G06K19/07 ,  G07F7/10

CPC classification number: G05B15/02 ,  G06K7/0008 ,  G06K19/0723 ,  G06Q20/3574

公开(公告)号：EP2652670A1

公开(公告)日：2013-10-23

申请号：EP11794124.5

申请日：2011-12-07

Applicant: STMicroelectronics (Rousset) SAS

Inventor： ROMAIN, Fabrice ,  CATALDO, Christophe ,  MANI, Christophe ,  GABRIELE, Sophie

IPC: G06K7/00 ,  G06K19/07 ,  G07F7/10

CPC classification number: G05B15/02 ,  G06K7/0008 ,  G06K19/0723 ,  G06Q20/3574

Abstract: The object comprises processing means configured so as to dialogue with an item of equipment according to a contactless communication protocol containing an anti-collision procedure; the processing means (MT) comprise several application modules (MA1,... MAj) respectively associated with several different identifiers (ID1,... IDj), and triggering means (MDCL) configured to bring about a triggering of said anti-collision procedure between said object and said item of equipment.

公开(公告)号：EP4012615A1

公开(公告)日：2022-06-15

申请号：EP21212286.5

申请日：2021-12-03

Applicant: STMicroelectronics (Rousset) SAS

Inventor： ROMAIN, Fabrice

IPC: G06K19/07

Abstract: La présente description concerne un dispositif électronique (600) comportant : un circuit modulateur-démodulateur (201) ; un premier circuit intégré (603) mettant en œuvre un premier module d'identification d'abonné ; et au moins un deuxième circuit intégré (207) destiné à mettre en œuvre un deuxième module d'identification d'abonné, dans lequel une borne (217) de séquencement du premier circuit et une borne (217) de séquencement du deuxième circuit sont connectées à une même borne (217) de séquencement du circuit modulateur-démodulateur.

公开(公告)号：EP3252987A1

公开(公告)日：2017-12-06

申请号：EP16198651.8

申请日：2016-11-14

Applicant: PROTON WORLD INTERNATIONAL N.V. ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： PEETERS, Michael ,  MARINET, Fabrice ,  MODAVE, Jean-Louis ,  ROMAIN, Fabrice

IPC: H04L9/00 ,  G06F21/52 ,  G06F21/55

CPC classification number: G06F3/0659 ,  G06F3/0611 ,  G06F3/064 ,  G06F3/0673 ,  G06F21/52 ,  G06F21/554 ,  G06F21/566 ,  G06F2221/034 ,  G09C1/00 ,  H04L9/004 ,  H04L2209/046 ,  H04L2209/12

Abstract: L'invention concerne un procédé d'exécution d'un algorithme, comportant les étapes suivantes : réaliser (41) une première exécution (EXE1) de l'algorithme par une unité de traitement (11) ; envoyer au moins un premier résultat pour écriture dans une mémoire à un circuit de gestion de mémoire ; stocker (43) ledit premier résultat dans une première zone (122) de la mémoire volatile ; réaliser (44) une deuxième exécution (EXE2) de l'algorithme par ladite unité de traitement ; envoyer au moins un deuxième résultat pour écriture dans la mémoire audit circuit ; et appliquer (46, 47, 48), par ledit circuit, un traitement différent par rapport à la première exécution.

Abstract translation: 包括以下步骤：由处理单元（11）产生（41）所述算法的第一执行（EXE1）; 发送至少一个第一结果以写入存储器管理电路; 将所述第一结果存储（43）在所述易失性存储器的第一区域（122）中; 由所述处理单元执行（44）算法的第二执行（EXE2）; 至少发送第二结果以便在所述存储器中写入所述电路; 以及由所述电路应用（46,47,48）与第一次执行相比不同的处理。