公开(公告)号：EP1223614B1

公开(公告)日：2006-12-13

申请号：EP02290038.5

申请日：2002-01-09

Applicant: STMicroelectronics S.A.

Inventor： Menut, Olivier ,  Gris, Yvon

IPC: H01L21/762

CPC classification number: H01L21/76235 ,  H01L21/02667 ,  H01L21/2022

公开(公告)号：EP0949666B8

公开(公告)日：2006-10-04

申请号：EP99410028.7

申请日：1999-03-31

Applicant: STMicroelectronics S.A. ,  FRANCE TELECOM

Inventor： Gris, Yvon

IPC: H01L21/331 ,  H01L29/10

CPC classification number: H01L29/66272 ,  H01L21/8249 ,  H01L29/1004

公开(公告)号：EP0851488B1

公开(公告)日：2003-03-12

申请号：EP97410150.3

申请日：1997-12-24

Applicant: STMicroelectronics S.A.

Inventor： Gris, Yvon ,  Mourier, Jocelyne ,  Troillard, Germaine

IPC: H01L21/8249 ,  H01L27/06

CPC classification number: H01L21/8249 ,  H01L27/0623

公开(公告)号：EP1225637A1

公开(公告)日：2002-07-24

申请号：EP02290039.3

申请日：2002-01-09

Applicant: STMicroelectronics S.A.

Inventor： Menut, Olivier ,  Gris, Yvon

IPC: H01L27/144 ,  H01L27/146

CPC classification number: H01L27/14603 ,  H01L27/1443 ,  H01L27/14643 ,  H01L31/03529 ,  Y02E10/50

Abstract: Le circuit intégré comprend un substrat SB incorporant un dispositif semiconducteur du type photodiode comportant une jonction P/N. Le dispositif comporte une tranchée capacitive TRC enterrée dans le substrat et connectée en parallèle avec ladite jonction

Abstract translation: 一种集成电路提供确实包括基板掺入具有p-n结的半导体光电二极管器件。 光电二极管装置包括掩埋在衬底和连接在与所述结并联的至少一个电容性沟槽。 在优选实施例中，基板由硅形成，并且电容沟槽包括在由分开部分笼罩在绝缘壁并晚从基板拉力内部区域内部的掺杂硅区。 这样提供了一种用于在包括衬底上制造集成电路的方法并集成了具有p-n结的半导体光电二极管器件。

公开(公告)号：EP1411544A1

公开(公告)日：2004-04-21

申请号：EP03292344.3

申请日：2003-09-24

Applicant: STMicroelectronics S.A.

Inventor： Gris, Yvon

IPC: H01L21/02 ,  H01L27/08

CPC classification number: H01L28/20 ,  H01L27/0802

Abstract: L'invention concerne un procédé de dopage sélectif d'éléments résistifs prédéterminés d'une puce électronique utilisable puce à puce.
Ce procédé comporte trois phases. La première phase consiste à charger électriquement et sélectivement certains éléments (3) du motif. La seconde phase consiste à apporter des dopants sur les éléments (3) chargés en fonction de leur état de charge. La troisième phase consiste en un recuit afin de faire pénétrer et d'activer les dopants.

Abstract translation: 电绝缘电阻元件的图案（3）的掺杂包括：（a）电和选择性地对图案的元件充电; （b）将这些元素的一些掺杂原子作为其电荷的函数; （c）退火图案。 还包括用于使用该方法选择性掺杂电子芯片的预定电阻元件的安装的独立权利要求。

公开(公告)号：EP1223616A2

公开(公告)日：2002-07-17

申请号：EP02290040.1

申请日：2002-01-09

Applicant: STMicroelectronics S.A.

Inventor： Enut, Olivier ,  Gris, Yvon

IPC: H01L21/8242

CPC classification number: H01L27/10867 ,  H01L21/02667 ,  H01L21/2022 ,  H01L27/10832

Abstract: Le circuit intégré, comprend un substrat semiconducteur SB supportant un point mémoire PM de type DRAM comportant un transistor d'accès T et un condensateur de stockage TRC. Le transistor d'accès est réalisé sur le substrat, et le substrat comporte une tranchée capacitive TRC enterrée sous le transistor et formant ledit condensateur de stockage, ladite tranchée capacitive étant en contact avec l'une des régions de source et de drain du transistor

Abstract translation: 通过形成具有形成晶格不连续性的沟槽电容器的初始单晶衬底，使形成在不连续处形成的凹部的周围的晶格非晶化，在所获得的结构上沉积与初始衬底相同的非晶材料来制造DRAM存储单元， 热退火，以及形成与沟槽接触的存取晶体管。 包括支持包括存取晶体管（T）和存储电容器（TRC）的DRAM存储单元的半导体衬底（SB）的集成电路的制造包括：（a）制备具有包含多晶填充材料的局部沟槽电容器的初始衬底 其从初始衬底的表面出现并形成晶格的不连续性; （b）在沟槽水平的初始衬底上形成凹陷; （c）在沟槽上局部和自对准，在凹槽的周边处的衬底的单晶格子和从沟槽露出的部分填充材料的非晶化; （d）在所获得的结构上沉积具有与初始底物相同的化学组成的非晶材料层; （e）对所得结构进行热退火，以使非晶材料再结晶，使其与初始基板的单晶格子连续; 和（f）外延生长衬底的上层，在其上并产生其源极（S）或漏极（D）区域接触形成DRAM的存储电容器（TRC）的沟槽电容器的存取晶体管（T） 记忆单元 初始衬底生产阶段（a）包括在初始衬底上依次沉积第一材料的第一层和第二材料的第二层，并且蚀刻随后填充有填充材料的沟槽。 凹陷形成阶段（b）涉及相对于沟槽的填充材料的第二层，第一层和上部进行选择性蚀刻，以便在单晶不连续性的水平上形成侧向空腔和凹陷 ，并移除第二层。 非晶化阶段（c）涉及通过使用掩模在凹陷周围的局部离子注入。 在阶段（e）之前或之后，优选通过化学机械抛光将结构的表面平坦化。 给出了通过上述方法制造的集成电路的独立权利要求，并且支持包括晶体管（T）和存储电容器（TRC）的DRAM存储单元。

公开(公告)号：EP1035571A1

公开(公告)日：2000-09-13

申请号：EP00410026.9

申请日：2000-03-10

Applicant: STMicroelectronics S.A. ,  FRANCE TELECOM

Inventor： Gris, Yvon ,  Troillard, Germaine

IPC: H01L21/331

CPC classification number: H01L29/66272

Abstract: L'invention concerne un procédé de fabrication d'un transistor bipolaire dans un substrat semiconducteur (11) de type N, comprenant les étapes consistant à déposer une première couche (13) de silicium polycristallin de contact de base et la doper ; déposer une deuxième couche (14) d'oxyde de silicium ; former dans les première et deuxième couches une ouverture (W) ; effectuer un recuit pour former une troisième couche mince d'oxyde (16) et durcir la deuxième couche d'oxyde ; implanter un dopant de type P ; déposer une quatrième couche (18) de nitrure de silicium ; déposer une cinquième couche (19) d'oxyde de silicium et la graver ; graver de façon anisotrope les cinquième, quatrième et troisième couches ; procéder à des nettoyages pendant lesquels la cinquième couche est regravée et prend un profil évasé ; déposer une sixième couche (20) de silicium polycristallin ; et implanter un dopant de type N.

Abstract translation: 包括蚀刻氧化硅层（19）以形成沉积多晶硅的钟口开口的双极晶体管生产是新的。 在第一导电类型半导体衬底（11）中制造双极晶体管包括沉积和掺杂多晶硅基底接触层（13），沉积氧化硅层（14）并在两层中形成开口，接着是新的步骤 （a）退火以形成氧化物薄膜（16）并使氧化硅层（14）硬化; （b）植入第二导电型掺杂剂; （c）沉积氮化硅层（18）; （d）沉积和蚀刻另外的氧化硅层（19）; （e）各向异性地蚀刻氧化硅层（19），氮化硅层（18）和氧化物薄膜（16）; （f）在重新蚀刻氧化硅层（19）的同时进行清洗以形成钟形开口（W1）; （g）沉积多晶硅层; 和（h）注入第一导电型掺杂剂。

公开(公告)号：EP1223614A1

公开(公告)日：2002-07-17

申请号：EP02290038.5

申请日：2002-01-09

Applicant: STMicroelectronics S.A.

Inventor： Menut, Olivier ,  Gris, Yvon

IPC: H01L21/762

CPC classification number: H01L21/76235 ,  H01L21/02667 ,  H01L21/2022

Abstract: On élabore un substrat initial monocristallin 1 présentant localement et en surface au moins une discontinuité 4 du réseau cristallin. On évide le substrat initial au niveau de la discontinuité. On amorphise le réseau cristallin en périphérie de l'évidemment.On dépose sur la structure obtenue une couche de matière amorphe ayant la même composition chimique que celle du substrat initial. On effectue un recuit thermique de la structure obtenue afin de recristalliser la matière amorphe en continuité avec le réseau monocristallin du substrat initial.

Abstract translation: 半导体单晶衬底是通过在其表面上具有晶格不连续局部，非晶围绕在不连续形成的凹部的周边的格子，在沉积无定形材料相同对所得到的没有初始的衬底的初始单晶衬底（1）形成由 结构，和热退火，再结晶的无定形材料。 半导体单晶基板的生产涉及：（a）形成初始单晶衬底（1），然后依次沉积在初始衬底（1）的第一层（2）的第一材料和第二层（3）的 第二材料，并蚀刻沟槽（4）的所有其随后填充有填充材料和形成在单晶晶格的晶格不连续性; （B）在所述沟槽的所述填充材料的上半部分相对于在执行选择性蚀刻到所述第二层（3），所述第一层（2）和（4），以便形成在水平横向腔体和凹部 单晶的不连续性，以及去除所述第二层（3）; （C）非晶围绕所述凹部的周围的单晶晶格; （D）沉积具有象初始衬底的相同化学组成的非晶材料层（1）中获得在所述结构上; 和（e）热退火该结构中，为了再结晶的无定形材料所以也变得与初始衬底的单晶晶格连续的。 初始底物选自硅，锗，碳化硅，砷化镓选择，以合金包含至少一些论文材料制成。 非晶化步骤（c）通过使用掩模涉及到凹口周围的局部离子注入。非晶化是自对准在沟槽（4）。 之前或之后的阶段（e）中，该结构的表面被平坦化，优选地通过化学 - 机械抛光。 独立claimsoft在集成电路给出对于包括通过上述方法制备的单晶硅衬底，和包括在所述衬底的身体产生的至少两个相邻晶体管并包括至少一个埋入沟槽在隔离沟槽分隔的掩埋层形成 毗邻晶体管。

公开(公告)号：EP1146561A1

公开(公告)日：2001-10-17

申请号：EP01410040.8

申请日：2001-04-09

Applicant: STMicroelectronics S.A.

Inventor： Gris, Yvon ,  Schwartzmann, Thierry

IPC: H01L27/082

CPC classification number: H01L27/0826 ,  H01L21/761 ,  H01L21/76232 ,  H01L21/82285 ,  H01L21/8249 ,  H01L27/0623

Abstract: L'invention concerne un procédé de réalisation d'un transistor bipolaire dans un substrat de type P comprenant les étapes consistant à former dans le substrat une première zone (3) de type N ; former par épitaxie une première couche de silicium (30) ; former dans cette première couche, et sensiblement au-dessus de la première zone, une deuxième zone (34) fortement dopée de type P, disjointe de la deuxième zone ; former en périphérie de cette deuxième zone une troisième zone (36) de type N ; former par épitaxie une deuxième couche de silicium (41) ; réaliser une tranchée profonde (50) traversant les première et deuxième couches de silicium, pénétrant dans le substrat et séparant latéralement la deuxième zone (34) de la troisième zone (36) ; et procéder à un recuit tel que le dopant de la troisième zone (36) soit en continuité avec celui de la première zone (3).

公开(公告)号：EP0933801A1

公开(公告)日：1999-08-04

申请号：EP99410006.3

申请日：1999-01-29

Applicant: STMicroelectronics S.A. ,  FRANCE TELECOM

Inventor： Gris, Yvon ,  Troillard, Germaine ,  Mourier, Jocelyne

IPC: H01L21/205 ,  H01L21/20 ,  C30B29/06 ,  C30B25/18 ,  H01L21/285 ,  H01L29/417 ,  H01L21/265

CPC classification number: C30B29/06 ,  C30B25/02 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0262 ,  H01L29/66287 ,  Y10S117/913

Abstract: L'invention concerne un procédé de dépôt d'une couche de silicium sur un substrat de silicium monocristallin (11), de sorte que cette couche de silicium soit monocristalline, mais d'orientation différente de celle du substrat, comprenant les étapes consistant à délimiter une fenêtre sur le substrat ; créer à l'intérieur de la fenêtre des défauts interstitiels (14) dans une proportion atomique inférieure à un sur cent ; et effectuer un dépôt de silicium (15') dans des conditions correspondant généralement à celles d'un dépôt épitaxial, mais à une température inférieure à 900°C.

Abstract translation: 在外延沉积条件下，但是在低温下将单晶硅层沉积到包含间隙缺陷的局部单晶硅衬底区域（14）上。 通过以下步骤进行单晶硅层沉积到不同取向的单晶硅衬底（11）上：（a）在衬底的暴露部分中产生小于1原子％的间隙缺陷（14）; 和（b）在外延沉积条件下沉积硅（15'），但低于900℃。优选特征：通过在氧化硅层中的开口注入电中性元素而产生缺陷。