公开(公告)号：EP1180790B1

公开(公告)日：2007-10-17

申请号：EP01410105.9

申请日：2001-08-16

Applicant: STMicroelectronics S.A.

Inventor： Arnal, Vincent ,  Torres, Joaquim

IPC: H01L21/02

CPC classification number: H01L28/55 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：EP1180790A1

公开(公告)日：2002-02-20

申请号：EP01410105.9

申请日：2001-08-16

Applicant: STMicroelectronics S.A.

Inventor： Arnal, Vincent ,  Torres, Joaquim

IPC: H01L21/02

CPC classification number: H01L28/55 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

Abstract: L'invention concerne un procédé de formation d'un condensateur à armatures métalliques dans des niveaux de métallisation au-dessus d'un circuit intégré, comprenant les étapes suivantes :

a) déposer sur la surface d'un circuit intégré (10) une couche isolante (11) d'une épaisseur comprise entre 0,5 et 1,5 µm;
b) creuser la couche isolante pour former des tranchées (12) dont au moins une partie en vue de dessus est parallèle et disjointe d'une tranchée à l'autre ;
c) déposer et aplanir un matériau métallique (14) de façon à former des lignes conductrices (Ll, L2, L3, L4) dans les tranchées ;
d) retirer localement la couche isolante pour l'éliminer au moins dans tous les intervalles (15) séparant deux lignes conductrices ;
e) déposer de façon conforme un diélectrique (16) ; et
f) déposer et graver un second matériau métallique (17) pour au moins remplir complètement les intervalles inter-lignes.

Abstract translation: 在集成电路上方的金属化级别中制造金属板电容器包括在集成电路（10）的表面上沉积0.5至1.5微米的绝缘层（11）。 方法包括开槽绝缘层以形成板坯（12），沉积和平滑金属材料（14）以在板坯中形成导线（L1，L2，L3，L4），局部拉伸绝缘层以消除所有间隙 分离两条导线，沉积介电层（16）并沉积和雕刻第二金属材料（17）以至少完全填充线间隙。

公开(公告)号：EP1251581B1

公开(公告)日：2008-05-14

申请号：EP02354061.0

申请日：2002-04-17

Applicant: STMicroelectronics S.A.

Inventor： Farcy, Alexis ,  Arnal, Vincent ,  Torres, Joaquim

IPC: H01P3/08 ,  H01Q13/20 ,  H01L23/64 ,  H01L21/02

CPC classification number: H01P3/088 ,  H01F17/0006 ,  H01F41/041 ,  H01L27/08 ,  H01L28/10 ,  H01Q1/36 ,  H01Q11/08 ,  H01Q13/20

公开(公告)号：EP1251581A1

公开(公告)日：2002-10-23

申请号：EP02354061.0

申请日：2002-04-17

Applicant: STMicroelectronics S.A.

Inventor： Farcy, Alexis ,  Arnal, Vincent ,  Torres, Joaquim

IPC: H01P3/08 ,  H01Q13/20 ,  H01L23/64 ,  H01L21/02

CPC classification number: H01P3/088 ,  H01F17/0006 ,  H01F41/041 ,  H01L27/08 ,  H01L28/10 ,  H01Q1/36 ,  H01Q11/08 ,  H01Q13/20

Abstract: L'invention concerne une inductance réalisée dans une puce de circuit intégré, constituée d'une pluralité de lignes conductrices (L1, L2, L3, L4, L5, L6) parallèles entre elles, de largeur optimisée, chaque ligne conductrice étant formée dans l'épaisseur d'au moins une couche isolante (20, 23, 27), ces lignes étant toutes interconnectées par au moins un segment conducteur perpendiculaire.

Abstract translation: 集成芯片电感具有多个平行且具有优化宽度的线路导体（L1至L6）。 每个线路导体形成在隔离层（20,23,27）的厚度内。 线通过垂直的导体段相互连接。