公开(公告)号：EP1321430A1

公开(公告)日：2003-06-25

申请号：EP02292916.0

申请日：2002-11-25

Applicant: STMicroelectronics S.A.

Inventor： Farcy, Alexis ,  Coronel, Philippe ,  Ancey, Pascal ,  Torres, Joaquin

IPC: B81B7/00 ,  B81B7/02 ,  B81C3/00

CPC classification number: B81C1/0023 ,  B29C2043/5825

Abstract: La fabrication d'un circuit intégré comporte une première phase de réalisation d'une puce électronique et une deuxième phase de réalisation d'au moins un composant auxiliaire disposé au-dessus de la puce et d'un capot protecteur recouvrant le composant auxiliaire. Selon un mode de mise en oeuvre, la première phase de réalisation de la puce PC s'effectue à partir d'un premier substrat semiconducteur et comporte la formation d'une cavité CV située dans une zone choisie de la puce et débouchant au niveau de la surface supérieure de la puce. La deuxième phase de réalisation comporte la réalisation du composant auxiliaire CAX à partir d'un deuxième substrat semiconducteur SB2, distinct du premier, puis le placement dans ladite cavité, du composant auxiliaire supporté par le deuxième substrat SB2, et l'adhésion mutuelle du deuxième substrat sur la surface supérieure de la puce située à l'extérieur de ladite cavité, le deuxième substrat SB2 formant alors également ledit capot protecteur.

Abstract translation: 该电路包括支撑所述电子电路中的第一半导体衬底，并进行上机电元件的第二基板。 两个基底粘合在一起形成用于辅助成分的密封和保护外壳。 制造的第一阶段包括形成第一衬底内的半导体芯片（PC），并且在上表面上形成空腔的这个基片，以适应于辅助成分。 甲壁仍然围绕腔，留下所述空腔为好。 第二阶段包括在第二半导体基板（SB2），从所述第一分开形成的所述辅助部件（CAX）的。 然后，第二基片被翻转并施加于第一基板与所述辅助部件悬挂在第一衬底的空腔中的盖子。 两个基底粘合在一起形成用于辅助成分的密封和保护外壳。

公开(公告)号：EP1251581B1

公开(公告)日：2008-05-14

申请号：EP02354061.0

申请日：2002-04-17

Applicant: STMicroelectronics S.A.

Inventor： Farcy, Alexis ,  Arnal, Vincent ,  Torres, Joaquim

IPC: H01P3/08 ,  H01Q13/20 ,  H01L23/64 ,  H01L21/02

CPC classification number: H01P3/088 ,  H01F17/0006 ,  H01F41/041 ,  H01L27/08 ,  H01L28/10 ,  H01Q1/36 ,  H01Q11/08 ,  H01Q13/20

公开(公告)号：EP1251581A1

公开(公告)日：2002-10-23

申请号：EP02354061.0

申请日：2002-04-17

Applicant: STMicroelectronics S.A.

Inventor： Farcy, Alexis ,  Arnal, Vincent ,  Torres, Joaquim

IPC: H01P3/08 ,  H01Q13/20 ,  H01L23/64 ,  H01L21/02

CPC classification number: H01P3/088 ,  H01F17/0006 ,  H01F41/041 ,  H01L27/08 ,  H01L28/10 ,  H01Q1/36 ,  H01Q11/08 ,  H01Q13/20

Abstract: L'invention concerne une inductance réalisée dans une puce de circuit intégré, constituée d'une pluralité de lignes conductrices (L1, L2, L3, L4, L5, L6) parallèles entre elles, de largeur optimisée, chaque ligne conductrice étant formée dans l'épaisseur d'au moins une couche isolante (20, 23, 27), ces lignes étant toutes interconnectées par au moins un segment conducteur perpendiculaire.

Abstract translation: 集成芯片电感具有多个平行且具有优化宽度的线路导体（L1至L6）。 每个线路导体形成在隔离层（20,23,27）的厚度内。 线通过垂直的导体段相互连接。