公开(公告)号：EP1804294A1

公开(公告)日：2007-07-04

申请号：EP05425943.7

申请日：2005-12-30

Applicant: STMicroelectronics S.r.l.

Inventor： Mariani, Marcello ,  Camerlenghi, Emilio ,  Concari, Emanuele

IPC: H01L27/115 ,  H01L21/8247 ,  H01L21/28 ,  H01L29/788

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115

Abstract: Method for manufacturing non volatile memory cells integrated on a semiconductor substrate (100), each one comprising a floating gate electrode (110), the method comprising the steps of:
- depositing at least one protective layer (30) on the semiconductor substrate (100),
- forming a first plurality of openings (40) in the protective layer (30),
- etching the semiconductor substrate (100) through the first plurality of openings (40) so as to form a plurality of trenches (60),
- filling in the plurality of trenches (60) and the first plurality of openings (40) by means of an insulation layer (70),
- etching surface portions of the protective layer (30) to form:
- surface portions (71) of the insulation layer (70) projecting from the semiconductor substrate (100) divided from each other by a second plurality of openings (72), and
- lower portions (31) of the protection layer (30) confined below the second plurality of openings (72),

- etching the insulation layer (70) to reduce the cross dimensions of the surface portions (71) of the insulation layer (70),
- removing the lower portions (31) of said protection layer (30) until the semiconductor substrate (100) is exposed.

Abstract translation: 一种用于制造集成在半导体衬底（100）上的非易失性存储单元的方法，每个包括浮置栅电极（110），所述方法包括以下步骤： - 在半导体衬底（100）上沉积至少一个保护层（30） ）， - 在所述保护层（30）中形成第一多个开口（40）， - 通过所述第一多个开口（40）蚀刻所述半导体衬底（100），以形成多个沟槽（60）， - 通过绝缘层（70）填充所述多个沟槽（60）和所述第一多个开口（40）， - 蚀刻所述保护层（30）的表面部分以形成： - 所述保护层（30）的表面部分（71） 通过第二多个开口（72）从半导体衬底（100）突出的绝缘层（70），以及限定在第二多个开口（72）下方的保护层（30）的下部（31） ）， - 蚀刻绝缘层（70）以减少交叉 绝缘层（70）的表面部分（71）的尺寸， - 去除所述保护层（30）的下部（31）直到半导体衬底（100）暴露。