公开(公告)号：EP1408552A1

公开(公告)日：2004-04-14

申请号：EP02425611.7

申请日：2002-10-09

Applicant: STMicroelectronics S.r.l.

Inventor： Schillaci, Antonino ,  Ponzio, Paola

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L29/417

CPC classification number: H01L29/0696 ,  H01L29/41758 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/7835

Abstract: A semiconductor integrated device of the MOS type comprising a substrate (1, 2) of a first conductivity type is described. The substrate (1) comprising a plurality of active zones (300; 301) and inactive zones; the active zones (300; 301) comprise elementary MOS cells of said semiconductor device which are alternated to a plurality of separation zones (31). Each one of the elementary MOS cells comprises at least one source region (8), at least one drain region (7) and at least one gate structure (4, 5); said at least one gate structure (4, 5) comprises at least one first conductor material finger (5). The device comprises first metal stripes (50; 55) adapted for contacting said source regions (8) of the active zones (300; 301), second metal stripes (110, 11) adapted for contacting the drain regions (7) and third metal stripes (60) placed on the inactive zones and adapted for contacting said at least one conductor material finger (5) of each elementary cell by forming a contact point (Q) formed by a first prolongation of said at least one finger (5) for connecting with one of said third stripes (60); the first metal stripes (50; 55), the second metal stripes (110, 11) and the third metal stripes (60) being placed on the substrate (1, 2) of semiconductor material substantially at the same level. At least one of said third metal stripes (60) comprises at least one fourth metal stripe (20) placed on one of said separation zones (31). At least one conductor material finger (5) of each elementary cell has at least one second prolongation (51; 52) and the at least one fourth metal stripe (20) has at least one first prolongation (21, 22) adapted for being placed on said at least one second prolongation (51; 52) of said at least one material conductor finger (5) to form at least another contact point (T; H).

Abstract translation: 半导体集成电路的金属氧化物半导体型的装置中，包括：第一金属条纹，第二金属条纹，和第三金属条纹，其中至少一个包括设置在分离区（一个或多个）第四金属条（多个）。 第四金属条（或多个）具有第一延长并放置在导体材料（多个）手指的第二延长（或多个）。 半导体集成电路的金属氧化物半导体（MOS）型的装置中，包括第一导电类型，其包括有源区（300）和所述半导体器件的非活性区的衬底; 第一金属条（50）的接触源极区和有源区; 第二金属条（110，11）的接触漏区; 通过对与第三中的一个连接形成由所述（多个）手指的第一延长形成的接触点（Q）放置在每个基本单元的非有源区和接触导体材料（多个）手指和第三金属条（60） 条纹。 有源区域包括半导体器件的基本MOS细胞并与分离区交替。 基本MOS单元的每一个包括源极区域（S），漏极区域（S），和栅极结构（S），其包括第一导体材料（多个）手指（5）。 第一金属条纹，第二金属条纹和第三金属条纹基本上在同一水平上放置半导体材料的基片。 至少第三金属条中的一个包括布置在分离区（一个或多个）第四金属条（或多个）（20）。 每个基本单元的导体材料（多个）手指具有第二延长（或多个）（51）。 第四金属条（或多个）具有第一延长（21）并放置在导体材料（多个）手指的第二延长（或多个），以形成至少另一个接触点（T）。 一个独立的claimsoft包括用于制造上的第一导电类型的半导体材料的基片，包括通过形成在基板内的第二导电类型的源极区形成有源区中的MOS类型的集成器件的工艺，漏的区域 第二导电类型，以及栅极结构，其包括导体材料层（一个或多个）时，栅极结构形成与源极区和漏极区，该装置的基本MOS细胞; 形成具有基本MOS单元交替分离区; 掩模和在所述半导体衬底上沉积一金属层，以形成用于接触所述源极区，用于接触所述漏极区域和第三金属条用于在点（Q）接触的栅极结构的每一导体材料层的第二金属条第一金属条纹; 以及在所述分离区和在其附近的用于沉积金属以形成第四金属条纹设有窗口的掩模并放置在导体材料以形成另一接触点（T）的第一延长。 掩模的形成和栅极结构的导体材料的沉积允许所述导体材料的第一次翻转的形成。