公开(公告)号：WO1993006552A1

公开(公告)日：1993-04-01

申请号：PCT/US1992007884

申请日：1992-09-17

Applicant: UNISYS CORPORATION

Inventor： UNISYS CORPORATION ,  PETERSON, LuVerne, Ray ,  KUMBASAR, Cevat

IPC: G06F12/08

CPC classification number: G11C15/00 ,  G06F7/02 ,  G06F12/0895

Abstract: A random access compare array, on an integrated circuit chip is comprised of a plurality of multi-bit comparator circuits (10). Each comparator circuit is coupled to a respective multi-bit register (11); and, each comparator circuit is also coupled to an address distribution circuit (21-1 through 21-Y) which receives a compare address (AH) and sends the compare address to all of the comparator circuits. A respective match signal (M1,1 to MX,Y) is generated by each comparator circuit which indicates when the compare address and the content of the register that is coupled to the comparator are equal. Also, operating in parallel with the generation of the match signals is a match selection circuit (30, 31-1 through 31-X, 32, 33-1 through 33-Y, 34-1 through 34-Y, 35, 36) which receives a select address (ALR and ALC) and in response passes one match signal (M) to a single output pin (37). Due to the parallel operation of the compare-select circuits, the speed of operation is greatly increased; and due to the selective passing of any of the match signals to a single output pin, the size of the array is not pin limited.

公开(公告)号：WO1989007794A1

公开(公告)日：1989-08-24

申请号：PCT/US1989000695

申请日：1989-02-17

Applicant: UNISYS CORPORATION

Inventor： UNISYS CORPORATION ,  KUMBASAR, Cevat

IPC: G06F09/26

CPC classification number: G06F9/328 ,  G06F9/268

Abstract: A non-reprogrammable ROM holding microinstruction words cooperates with a Content Addressable Memory made of a TAG Memory and Data Memory. Portions of the locations in the TAG Memory have the same address as certain locations in the ROM so that when these selected addresses occur, a multiplexer will select the updated data from the Data Memory rather that from the ROM. The entire system is placed on one chip and provides great spatial surface savings over that which would be required if only a Static RAM were used for a control storage unit to hold the microinstruction words.

公开(公告)号：EP0558733A1

公开(公告)日：1993-09-08

申请号：EP92920631.0

申请日：1992-09-17

Applicant: UNISYS CORPORATION

Inventor： PETERSON, LuVerne, Ray ,  KUMBASAR, Cevat

IPC: G06F7 ,  G06F12 ,  G11C15

CPC classification number: G11C15/00 ,  G06F7/02 ,  G06F12/0895

Abstract: Réseau de comparaison à accès sélectif disposé sur une puce de circuit intégré et constitué d'une pluralité de circuits comparateurs à plusieurs bits (10) dont chacun est couplé à un registre à plusieurs bits (11) respectif ainsi qu'à un circuit de répartition d'adresses (21-1 à 21-Y) recevant une adresse de comparaison (AH) et envoyant celle-ci à chacun des circuits comparateurs. Chaque circuit comparateur produit un signal de correspondance respectif (M1,1 à MX,Y) indiquant l'égalité entre l'adresse de comparaison et le contenu du registre couplé au comparateur. Un circuit de sélection de correspondances (30, 31-1 à 31-X, 32, 33-1 à 33-Y, 34-1 à 34-Y, 35, 36) fonctionne parallèlement à la production des signaux de correspondance, reçoit une adresse de sélection (ALR et ALC) et répond en envoyant un signal de correspondance (M) à une seule broche de sortie (37). A cause du fonctionnement parallèle des circuits de comparaison/sélection, la vitesse de fonctionnement est fortement accrue, et, grâce au passage sélectif de l'un quelconque des signaux de correspondance à une seule broche de sortie, les dimensions du réseau ne sont pas limitées par les broches.

公开(公告)号：EP0558733B1

公开(公告)日：1999-04-28

申请号：EP92920631.6

申请日：1992-09-17

Applicant: UNISYS CORPORATION

Inventor： PETERSON, LuVerne, Ray ,  KUMBASAR, Cevat

IPC: G06F12/08 ,  G06F7/02 ,  G11C11/56

CPC classification number: G11C15/00 ,  G06F7/02 ,  G06F12/0895

公开(公告)号：EP0356506A1

公开(公告)日：1990-03-07

申请号：EP89902917.0

申请日：1989-02-17

Applicant: UNISYS CORPORATION

Inventor： KUMBASAR, Cevat

IPC: G06F9 ,  G06F11

CPC classification number: G06F9/328 ,  G06F9/268

Abstract: Une mémoire morte (ROM) non reprogrammable contenant des mots de microinstructions, coopère avec une mémoire associative faite d'une mémoire TAG (d'affectation d'adresse symbolique) et d'une mémoire de données. Des parties des emplacements situés dans la mémoire TAG ont les mêmes adresses que certains emplacements se trouvant dans une mémoire morte, de sorte que lorsque ces adresses sélectionnées apparaissent, un multiplexeur sélectionne les données mises à jour provenant de la mémoire de données plutôt que celles provenant de la mémoire morte. Le système dans son intégralité est placé sur une puce et permet d'économiser une place considérable par rapport à celle qui serait nécessaire si l'on n'utilisait qu'une mémoire vive (RAM) statique pour une unité de stockage de commande afin de conserver les mots de micro-instructions.