公开(公告)号：WO1993000639A1

公开(公告)日：1993-01-07

申请号：PCT/US1992005079

申请日：1992-06-19

Applicant: UNISYS CORPORATION

Inventor： UNISYS CORPORATION ,  HO, Kin, M. ,  KURPANEK, Dietmar, M. ,  LI, Adam, W., K. ,  LIU, Jonathan, W. ,  SASSONE, Brian, J. ,  SHEIKH, Tahir, Q. ,  TAM, Sam

IPC: G06F13/12

CPC classification number: G06F13/122 ,  G06F12/0875

Abstract: A multiprocessor computer system wherein a base processor is coupled in asynchronous O-ring fashion to an associated input/output adapter, with the processor and I/O adapter each including associated private cache memory through which they are both connected with a common shared MP bus via a single connector channel.

Abstract translation: 一种多处理器计算机系统，其中基本处理器以异步O形环方式耦合到相关联的输入/输出适配器，处理器和I / O适配器各自包括相关联的专用高速缓冲存储器，它们都通过它们与公共共享MP总线 通过单个连接器通道。

公开(公告)号：EP0591405A1

公开(公告)日：1994-04-13

申请号：EP92914447.0

申请日：1992-06-19

Applicant: UNISYS CORPORATION

Inventor： HO, Kin, M. ,  KURPANEK, Dietmar, M. ,  LI, Adam, W., K. ,  LIU, Jonathan, W. ,  SASSONE, Brian, J. ,  SHEIKH, Tahir, Q. ,  TAM, Sam

IPC: G06F13 ,  G06F15 ,  G06F12

CPC classification number: G06F13/122 ,  G06F12/0875

Abstract: Système informatique multiprocesseur dans lequel un processeur de base est couplé en réunion logique asynchrone à un adaptateur d'entrée/sortie associé, le processeur ainsi que l'adaptateur E/S comprenant chacun une antémémoire privée associée par laquelle ils sont l'un et l'autre reliés à un bus MP partagé commun par l'intermédiaire d'un seul canal connecteur.