公开(公告)号：KR20200138310A

公开(公告)日：2020-12-09

申请号：KR20207030909

申请日：2019-04-02

Applicant: XILINX INC

Inventor： NOGUERA SERRA JUAN J ,  BILSKI GORAN HK ,  LANGER JAN ,  OZGUL BARIS ,  TUAN TIM ,  WALKE RICHARD L ,  WITTIG RALPH D ,  VISSERS KORNELIS A ,  DICK CHRISTOPHER H ,  CLARKE DAVID ,  JAMES ROXBY PHILIP B

IPC: G06F15/78 ,  G06F3/06 ,  G06F15/173

Abstract: 디바이스는복수의데이터프로세싱엔진들[304]을포함할수 있다. 데이터프로세싱엔진들[304] 각각은코어[602] 및메모리모듈[604]을포함할수 있다. 복수의데이터프로세싱엔진들[304]은복수의행들로조직화될수 있다. 각각의코어는, 복수의데이터프로세싱엔진들[304] 중다른이웃한데이터프로세싱엔진들[304]과, 이웃한데이터프로세싱엔진들[304]의메모리모듈들[604]에대한공유된액세스에의해통신하도록구성될수 있다.

公开(公告)号：KR20200139190A

公开(公告)日：2020-12-11

申请号：KR20207030907

申请日：2019-04-01

Applicant: XILINX INC

Inventor： BILSKI GORAN HK ,  NOGUERA SERRA JUAN J ,  OZGUL BARIS ,  LANGER JAN ,  WALKE RICHARD L ,  WITTIG RALPH D ,  VISSERS KORNELIS A ,  JAMES ROXBY PHILIP B ,  DICK CHRISTOPHER H

IPC: G06F15/78 ,  G06F13/16 ,  G06F13/40 ,  G06F15/173

Abstract: 디바이스는복수의데이터프로세싱엔진들(304)을포함할수 있다. 각각의데이터프로세싱엔진(304)은코어(602) 및메모리모듈(604)을포함할수 있다. 각각의코어(602)는, 동일한데이터프로세싱엔진(304) 내의메모리모듈(604) 및복수의데이터프로세싱엔진들(304) 중적어도하나의다른데이터프로세싱엔진(304) 내의메모리모듈(604)에액세스하도록구성될수 있다.

公开(公告)号：KR20180072700A

公开(公告)日：2018-06-29

申请号：KR20187011243

申请日：2016-09-09

Applicant: XILINX INC

Inventor： SCHELLE GRAHAM F ,  YANG YI HUA E ,  JAMES ROXBY PHILIP B ,  SCHUMACHER PAUL R ,  LYSAGHT PATRICK

IPC: G06F17/50 ,  G01R31/317 ,  G01R31/3177

CPC classification number: G01R31/31703 ,  G01R31/3177 ,  G06F17/5022

Abstract: 다양한예시적인구현예들은회로설계들을디버깅하기위한방법들및 회로들에관한것이다. 예시적인구현예에따르면, 동작동안회로설계에의해생산되는한 세트의신호들에대해, 파형데이터가캡처된다(블록 104). 한세트의신호들에대해데이터구조물들이생성되고(블록 110), 데이터구조물들내에신호들에대한파형데이터가저장된다. 한세트의신호들과연관된통신채널들이식별된다(블록 114). 데이터구조물들내에저장되는파형데이터는, 하나이상의통신채널에대한한 세트의신호내의트랜잭션레벨이벤트들의위치를찾기위해분석된다(블록 114). 한세트의트랜잭션레벨이벤트들의위치들을나타내는데이터가컴퓨터시스템에의한출력이다.