公开(公告)号：KR20200138310A

公开(公告)日：2020-12-09

申请号：KR20207030909

申请日：2019-04-02

Applicant: XILINX INC

Inventor： NOGUERA SERRA JUAN J ,  BILSKI GORAN HK ,  LANGER JAN ,  OZGUL BARIS ,  TUAN TIM ,  WALKE RICHARD L ,  WITTIG RALPH D ,  VISSERS KORNELIS A ,  DICK CHRISTOPHER H ,  CLARKE DAVID ,  JAMES ROXBY PHILIP B

IPC: G06F15/78 ,  G06F3/06 ,  G06F15/173

Abstract: 디바이스는복수의데이터프로세싱엔진들[304]을포함할수 있다. 데이터프로세싱엔진들[304] 각각은코어[602] 및메모리모듈[604]을포함할수 있다. 복수의데이터프로세싱엔진들[304]은복수의행들로조직화될수 있다. 각각의코어는, 복수의데이터프로세싱엔진들[304] 중다른이웃한데이터프로세싱엔진들[304]과, 이웃한데이터프로세싱엔진들[304]의메모리모듈들[604]에대한공유된액세스에의해통신하도록구성될수 있다.

公开(公告)号：KR20200139191A

公开(公告)日：2020-12-11

申请号：KR20207030908

申请日：2019-04-02

Applicant: XILINX INC

Inventor： BILSKI GORAN H K ,  NOGUERA SERRA JUAN J ,  CLARKE DAVID ,  TUAN TIM ,  MCCOLGAN PETER ,  DICKMAN ZACHARY ,  OZGUL BARIS ,  LANGER JAN

IPC: G06F15/78 ,  G06F13/16 ,  G06F13/40

Abstract: 디바이스는, 복수의데이터프로세싱엔진들[304], 서브시스템[106, 312, 504, 508], 및복수의데이터프로세싱엔진들[304] 및서브시스템[106, 312, 504, 508]에커플링된 SoC 인터페이스블록[104]을포함할수 있다. SoC 인터페이스블록[104]은서브시스템[106, 312, 504, 508]과복수의데이터프로세싱엔진들[304] 사이에서데이터를교환하도록구성될수 있다.