公开(公告)号：WO2023275287A1

公开(公告)日：2023-01-05

申请号：PCT/EP2022/068135

申请日：2022-06-30

Applicant: LISA DRÄXLMAIER GMBH

Inventor： BRINKMANN, Andreas

IPC: H05K3/34 ,  H01L23/367 ,  H01L23/498 ,  H05K1/02 ,  H01L23/3677 ,  H01L23/49838 ,  H05K1/0209 ,  H05K2201/0305 ,  H05K2201/09781 ,  H05K2201/0989 ,  H05K2201/09909 ,  H05K2201/10689 ,  H05K2203/0557 ,  H05K2203/1178 ,  H05K3/3421 ,  H05K3/3452

Abstract: Die vorliegende Erfindung bezieht sich auf ein Verfahren zum prozesssicheren Auflöten eines Chipgehäuses (300) auf eine Leiterplatte (100) zum prozesssicheren Auflöten eines Chipgehäuses (300), wobei die Leiterplatte (100) eine metallische Kühlfläche (102), eine Vielzahl von die Kühlfläche (102) umgebenden metallischen Kontaktflächen (104), sowie auf einer der Kühlfläche (102 entgegengesetzten Seite eine rückseitige metallische Gegenfläche aufweist, wobei die Gegenfläche durch offene Vias (106) mit der Kühlfläche (102) verbunden ist, und auf der Kühlfläche (102) Gassen (110) aus Lötstopplack angeordnet sind, die sowohl die Kühlfläche (102) in mehrere Teilflächen (112) unterteilen als auch die Vias (106) umschließen.