包括只读存储单元的集成电路
    1.
    发明公开

    公开(公告)号:CN118829213A

    公开(公告)日:2024-10-22

    申请号:CN202410457306.3

    申请日:2024-04-16

    Abstract: 一种包括只读存储单元的集成电路,所述只读存储单元包括导通单元。所述导通单元包括:第一源极/漏极区和第二源极/漏极区;位于所述第一源极/漏极区和所述导通单元的正面的位线之间的正面接触;以及位于所述第二源极/漏极区和所述导通单元的背面的电力线之间的背面接触。所述位线被配置为向所述导通单元提供位线信号,并且所述电力线被配置为向所述导通单元提供电源电压信号。所述位线和所述电力线彼此垂直对齐。

    半导体器件
    2.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN116230043A

    公开(公告)日:2023-06-06

    申请号:CN202211503949.4

    申请日:2022-11-28

    Abstract: 一种半导体器件包括:衬底,包括第一存储单元、在第一方向上与第一存储单元相邻的第二存储单元、以及在第二方向上与第一存储单元和第二存储单元相邻的比较器电路;真位线和互补位线,与第一存储单元和第二存储单元电连接并且从衬底上的第一布线层在第一方向上延伸;第一电源布线,位于第一布线层上,在真位线与互补位线之间在第一方向上延伸,并且与第一存储单元和第二存储单元电连接;第一字线和第二字线,从衬底上的第二布线层在第二方向上延伸;第一字线焊盘,位于第一布线层上,并且将第一存储单元与第一字线电连接;第二字线焊盘,位于第一布线层上,并且将第二存储单元与第二字线电连接;以及第一接地焊盘,位于第一布线层上。

    包括三态内容可寻址存储单元的集成电路

    公开(公告)号:CN119673248A

    公开(公告)日:2025-03-21

    申请号:CN202410925970.6

    申请日:2024-07-11

    Abstract: 一种示例集成电路包括位于衬底的正面的三态内容可寻址存储(TCAM)单元、在相对于所述衬底的垂直方向上延伸穿过所述衬底的背面通路、位于所述衬底的背面的背面布线层和在所述垂直方向上位于所述TCAM单元上方的正面布线层。TCAM单元包括存储第一值的第一单元、存储第二值的第二单元以及与所述第一单元和所述第二单元连接的比较电路。所述背面布线层包括被配置为通过所述背面通路向所述TCAM单元发送供电电压的至少一个背面电力导轨。所述正面布线层包括与所述第一单元和所述第二单元连接的位线、与所述第一单元和所述第二单元连接的互补位线以及与所述比较电路连接的匹配线。

    伪双端口存储器设备
    4.
    发明公开

    公开(公告)号:CN115346567A

    公开(公告)日:2022-11-15

    申请号:CN202210514866.9

    申请日:2022-05-11

    Abstract: 提供了一种提高操作速度且提高稳定性的伪双端口存储器设备。伪双端口存储器设备可以包括:存储器单元;位线对,其连接到存储器单元;写入驱动器;感应放大器;和列复用器,其连接到位线,接收写入复用器控制信号和读取复用器控制信号,响应于写入复用器控制信号而将位线连接到写入驱动器,并响应于读取复用器控制信号而将位线连接到感应放大器。连接到列复用器的预充电控制信号生成电路可以在读取复用器控制信号和写入复用器控制信号的基础上生成预充电控制信号,并且位线预充电电路可以基于预充电控制信号来对位线预充电。

    半导体器件
    5.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN112310039A

    公开(公告)日:2021-02-02

    申请号:CN202010708912.X

    申请日:2020-07-22

    Abstract: 一种半导体器件,包括:基板,包括第一单元区域、在第一方向上与第一单元区域相邻的第二单元区域以及在第二方向上与第一单元区域和第二单元区域相邻的比较区域;位线,在基板上在第一金属层级中并且在第一方向上延伸;以及在与第一金属层级不同的垂直层级处的第二金属层级中的第一接地轨。第一接地轨包括:在第一单元区域上在第二方向上延伸的第一子接地轨;在第二单元区域上在第二方向上延伸的第二子接地轨;第三子接地轨,在第一单元区域和第二单元区域上将第一子接地轨连接到第二子接地轨;以及第四子接地轨,从第三子接地轨分支并在第二方向上延伸。

Patent Agency Ranking