-
公开(公告)号：CN108155189B
公开(公告)日：2022-11-22
申请号：CN201711247712.3
申请日：2017-12-01
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/768
Abstract: 一种制造半导体器件的方法包括：提供包括单元区和外围电路区的衬底，单元区包括位线结构、位线间隔物和下电极，外围电路区包括第一杂质区至第三杂质区；在外围电路区上形成层间绝缘膜；在层间绝缘膜上形成第一金属层；在第一杂质区与第二杂质区之间在第一金属层中形成第一沟槽和第二沟槽，第二沟槽设置在第二杂质区与第三杂质区之间并暴露层间绝缘膜；在第一沟槽上形成第一盖图案以在第一沟槽中形成气隙；用第一绝缘材料填充第二沟槽；以及在第一金属层上形成连接到第三杂质区的接触。
-
公开(公告)号：CN112397517A
公开(公告)日：2021-02-23
申请号：CN202010824227.3
申请日：2020-08-17
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11551 , H01L27/11568 , H01L27/11578
Abstract: 一种半导体存储器件包括：具有单元区域和接触区域的衬底，接触区域具有外围电路区域；在单元区域上的第一堆叠和第二堆叠；以及在外围电路区域上的第一外围晶体管。第一堆叠和第二堆叠中的每个包括：半导体图案，在垂直方向上堆叠在单元区域上；位线，在垂直方向上堆叠在单元区域上并分别连接到半导体图案的第一端，每条位线在相对于衬底的上表面的水平方向上从单元区域延伸到接触区域；以及字线，与半导体图案相邻地设置并在垂直方向上从衬底的单元区域延伸。第一外围晶体管设置在第一堆叠的位线和第二堆叠的位线之间。
-
公开(公告)号：CN117715413A
公开(公告)日：2024-03-15
申请号：CN202311163952.0
申请日：2023-09-11
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括基板、在基板上沿第一方向延伸的位线以及在位线上的有源图案。该半导体器件可以包括在有源图案的一侧旁边在垂直于第一方向的第二方向上延伸跨过位线的背栅电极，以及在有源图案的另一侧旁边在第二方向上延伸的字线。有源图案在第二方向上的长度可以大于位线在第二方向上的长度。
-
公开(公告)号：CN117641900A
公开(公告)日：2024-03-01
申请号：CN202311072951.5
申请日：2023-08-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：衬底；在第一方向上在衬底上延伸的位线；位线上的第一有源图案和第二有源图案；背栅电极，其在第一有源图案和第二有源图案之间并且在垂直于第一方向的第二方向上与位线交叉地延伸；第一字线，其在第一有源图案的一侧在第二方向上延伸；第二字线，其在第二有源图案的另一侧在第二方向上延伸；以及接触图案，其连接至第一有源图案和第二有源图案中的每一个，其中，接触图案顺序地包括外延生长层、掺杂的多晶硅层和硅化物层。
-
公开(公告)号：CN112151546B
公开(公告)日：2023-07-25
申请号：CN202010348098.5
申请日：2020-04-28
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器件，其包括：堆叠结构，包括垂直地堆叠在衬底上的层，每个层包括在第一方向上延伸的位线和在第二方向上从位线延伸的半导体图案；栅电极，在穿透堆叠结构的孔中，并沿着半导体图案的堆叠延伸；垂直绝缘层，覆盖栅电极并填充孔；以及数据存储元件，电连接到半导体图案。数据存储元件包括第一电极和第二电极，第一电极在垂直绝缘层的第一凹陷中并具有其一端敞开的圆筒形状，第二电极包括在第一电极的圆筒中的第一突起和在垂直绝缘层的第二凹陷中的第二突起。
-
Patent Agency Ranking
公开(公告)号：CN112750829A
公开(公告)日：2021-05-04
申请号：CN202010801170.5
申请日：2020-08-11
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种三维半导体存储器装置。所述三维半导体存储器装置包括：第一半导体图案，第一半导体图案在基底上彼此竖直地分隔开，每个第一半导体图案包括彼此分隔开的第一端部和第二端部以及彼此分隔开以连接第一端部和第二端部的第一侧表面和第二侧表面；第一源/漏区和第二源/漏区，设置在每个第一半导体图案中并且分别与第一端部和第二端部相邻；沟道区，位于每个第一半导体图案中并且在第一源/漏区与第二源/漏区之间；第一字线，与第一侧表面和沟道区相邻并且竖直地延伸；以及栅极绝缘层，置于第一字线与第一侧表面之间。栅极绝缘层可以延伸，以置于第一源/漏区之间。
-
公开(公告)号：CN112151546A
公开(公告)日：2020-12-29
申请号：CN202010348098.5
申请日：2020-04-28
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11521 , H01L27/11526 , H01L27/11556 , H01L27/11565 , H01L27/11568 , H01L27/11573 , H01L27/11582
Abstract: 公开了一种半导体存储器件，其包括：堆叠结构，包括垂直地堆叠在衬底上的层，每个层包括在第一方向上延伸的位线和在第二方向上从位线延伸的半导体图案；栅电极，在穿透堆叠结构的孔中，并沿着半导体图案的堆叠延伸；垂直绝缘层，覆盖栅电极并填充孔；以及数据存储元件，电连接到半导体图案。数据存储元件包括第一电极和第二电极，第一电极在垂直绝缘层的第一凹陷中并具有其一端敞开的圆筒形状，第二电极包括在第一电极的圆筒中的第一突起和在垂直绝缘层的第二凹陷中的第二突起。
-
公开(公告)号：CN112397517B
公开(公告)日：2025-03-28
申请号：CN202010824227.3
申请日：2020-08-17
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：具有单元区域和接触区域的衬底，接触区域具有外围电路区域；在单元区域上的第一堆叠和第二堆叠；以及在外围电路区域上的第一外围晶体管。第一堆叠和第二堆叠中的每个包括：半导体图案，在垂直方向上堆叠在单元区域上；位线，在垂直方向上堆叠在单元区域上并分别连接到半导体图案的第一端，每条位线在相对于衬底的上表面的水平方向上从单元区域延伸到接触区域；以及字线，与半导体图案相邻地设置并在垂直方向上从衬底的单元区域延伸。第一外围晶体管设置在第一堆叠的位线和第二堆叠的位线之间。
-
公开(公告)号：CN118076101A
公开(公告)日：2024-05-24
申请号：CN202311536413.7
申请日：2023-11-16
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括竖直沟道晶体管，该竖直沟道晶体管包括沿竖直方向延伸的竖直沟道区域和面向竖直沟道区域的第一侧表面的单元栅电极。位线在比竖直沟道晶体管的高度低的高度处电连接到竖直沟道晶体管。外围半导体主体的至少一部分设置在与竖直沟道区域相同的高度。外围源/漏区设置在外围半导体主体中，并且在水平方向上彼此间隔开。外围沟道区域在外围半导体主体中设置在外围源/漏区之间。外围栅极设置在外围半导体主体下方。外围栅极的至少一部分设置在与位线的至少一部分相同的高度。
-
公开(公告)号：CN117956798A
公开(公告)日：2024-04-30
申请号：CN202311408358.3
申请日：2023-10-26
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件可以包括：衬底；在衬底上在第一方向上延伸的位线；在第二方向上延伸以与位线交叉的第一字线和第二字线；在第一字线和第二字线之间在第二方向上延伸的背栅电极；设置在第一和第二字线与背栅电极之间并且连接到位线的第一和第二有源图案；分别联接到第一和第二有源图案的接触图案；在接触图案和背栅电极之间的第一背栅极覆盖图案；以及在接触图案与第一和第二字线之间的第一栅极覆盖图案。第一背栅极覆盖图案和第一栅极覆盖图案可以具有第一接缝和第二接缝，第一接缝和第二接缝在第二方向上延伸并且位于不同的垂直水平处。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.023 seconds)
