-
公开(公告)号：CN107818811B
公开(公告)日：2022-04-05
申请号：CN201710821332.X
申请日：2017-09-13
Applicant: 三星电子株式会社
Abstract: 一种存储器器件，包括：包括布置在包括正常列和用于修复所述正常列的冗余列的多个列中的多个存储器单元的存储器单元阵列，包括正常外围逻辑电路和用于修复所述正常外围逻辑电路的冗余外围逻辑电路的多个外围逻辑电路，以及被配置为基于所述多个列中的至少一个的缺陷或所述多个外围逻辑电路中的至少一个的缺陷中的至少一个缺陷，在所述多个列和所述多个外围逻辑电路之间形成第一路径的第一路径选择逻辑。
-
公开(公告)号：CN116913923A
公开(公告)日：2023-10-20
申请号：CN202310967250.1
申请日：2018-05-30
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L27/02 , H01L23/528
Abstract: 公开了一种半导体器件。该半导体器件包括具有多个有源图案的衬底。多个栅电极与所述多个有源图案相交。有源触点电连接到有源图案。多个通孔包括第一常规通孔和第一虚设通孔。多个互连线设置在通孔上。所述多条互连线包括设置在第一常规通孔和第一虚设通孔两者上的第一互连线。第一互连线通过第一常规通孔电连接到有源触点。每个通孔包括通孔主体部分和覆盖通孔主体部分的底面和侧壁的通孔阻挡部分。每条互连线包括互连线主体部分和覆盖互连线主体部分的底面和侧壁的互连线阻挡部分。
-
公开(公告)号：CN107564564A
公开(公告)日：2018-01-09
申请号：CN201710531761.3
申请日：2017-06-30
Applicant: 三星电子株式会社
IPC: G11C11/4091 , G11C11/4094 , G11C11/4097
CPC classification number: G11C11/419 , G11C7/12 , G11C11/418
Abstract: 一种存储器件包括了包括多个存储器单元在内的存储器单元阵列、连接到多个存储器单元的多条字线、连接到多个存储器单元的多条位线、连接到多个存储器单元的多条互补位线、多条辅助位线、多条辅助互补位线和开关电路。开关电路在写操作期间将多条辅助位线电连接到多条位线，在写操作期间将多条辅助互补位线电连接到多条互补位线，在读操作期间将多条辅助位线与多条位线电断开，并且在读操作期间将多条辅助互补位线与多条互补位线电断开。
-
公开(公告)号：CN106469567A
公开(公告)日：2017-03-01
申请号：CN201610576170.3
申请日：2016-07-20
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: G11C11/418 , G11C7/06 , G11C7/10
CPC classification number: G11C11/419 , G11C7/18 , G11C2207/002 , G11C11/418 , G11C7/065 , G11C7/1075
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：存储器单元；感测电路，通过第一位线以及与第一位线不同的第二位线连接到存储器单元，感测电路被构造为感测存储在存储器单元中的数据；以及位线电压控制电路，通过第一位线和第二位线连接到存储器单元，位线电压控制电路被构造为将第一位线预充电到小于电源电压的第一电压并且将第二位线预充电到小于电源电压且与第一电压不同的第二电压。
-
公开(公告)号：CN105515556A
公开(公告)日：2016-04-20
申请号：CN201510665041.7
申请日：2015-10-14
Applicant: 三星电子株式会社
IPC: H03K17/28
CPC classification number: H03K5/12 , H03K5/13 , H03K17/687 , H03K2005/00215
Abstract: 提供了双向延迟电路及包括该双向延迟电路的集成电路。所述双向延迟电路包括输入驱动电路和延迟开关电路。输入驱动电路连接在输入节点与中间节点之间，输入驱动电路放大通过输入节点接收到的输入信号以产生通过中间节点的中间信号。延迟开关电路连接在中间节点与延迟节点之间，延迟开关电路响应于栅极信号来使中间信号的上升沿和下降沿延迟以产生通过延迟节点的延迟信号。栅极信号可以响应于输入信号而转变。使用响应于输入信号而转变的栅极信号，输入信号的上升沿和下降沿均被延迟，从而用较小的电路面积来实现较大的延迟量。
-
Patent Agency Ranking
公开(公告)号：CN108987396B
公开(公告)日：2023-08-04
申请号：CN201810543913.6
申请日：2018-05-30
Applicant: 三星电子株式会社
IPC: H01L27/092
Abstract: 公开了一种半导体器件。该半导体器件包括具有多个有源图案的衬底。多个栅电极与所述多个有源图案相交。有源触点电连接到有源图案。多个通孔包括第一常规通孔和第一虚设通孔。多个互连线设置在通孔上。所述多条互连线包括设置在第一常规通孔和第一虚设通孔两者上的第一互连线。第一互连线通过第一常规通孔电连接到有源触点。每个通孔包括通孔主体部分和覆盖通孔主体部分的底面和侧壁的通孔阻挡部分。每条互连线包括互连线主体部分和覆盖互连线主体部分的底面和侧壁的互连线阻挡部分。
-
公开(公告)号：CN107564564B
公开(公告)日：2023-01-13
申请号：CN201710531761.3
申请日：2017-06-30
Applicant: 三星电子株式会社(KR)
IPC: G11C11/4091 , G11C11/4094 , G11C11/4097
Abstract: 一种存储器件包括了包括多个存储器单元在内的存储器单元阵列、连接到多个存储器单元的多条字线、连接到多个存储器单元的多条位线、连接到多个存储器单元的多条互补位线、多条辅助位线、多条辅助互补位线和开关电路。开关电路在写操作期间将多条辅助位线电连接到多条位线，在写操作期间将多条辅助互补位线电连接到多条互补位线，在读操作期间将多条辅助位线与多条位线电断开，并且在读操作期间将多条辅助互补位线与多条互补位线电断开。
-
公开(公告)号：CN106469567B
公开(公告)日：2021-11-30
申请号：CN201610576170.3
申请日：2016-07-20
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: G11C11/418 , G11C7/06 , G11C7/10
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：存储器单元；感测电路，通过第一位线以及与第一位线不同的第二位线连接到存储器单元，感测电路被构造为感测存储在存储器单元中的数据；以及位线电压控制电路，通过第一位线和第二位线连接到存储器单元，位线电压控制电路被构造为将第一位线预充电到小于电源电压的第一电压并且将第二位线预充电到小于电源电压且与第一电压不同的第二电压。
-
公开(公告)号：CN113314162A
公开(公告)日：2021-08-27
申请号：CN202011230452.0
申请日：2020-11-06
Applicant: 三星电子株式会社
Abstract: 提供一种用于可靠的写入操作的存储装置及其操作方法。所述存储装置包括：单元阵列，所述单元阵列具有存储单元；n条字线，所述n条字线顺序地布置，并且包括第一字线、第n字线以及介于所述第一字线和所述第n字线之间的字线；位线；第一电源节点，所述第一电源节点与所述第一字线相邻；第二电源节点，所述第二电源节点与所述第n字线相邻；第一开关，所述第一开关连接在所述第一电源节点和所述单元阵列之间；写驱动器，所述写驱动器与所述第n字线相邻，并且连接到所述位线；和开关控制器，所述开关控制器被配置为控制所述第一开关以在对连接到所述第一字线的存储单元的写入操作期间使所述第一电源节点与所述存储单元隔离。
-
公开(公告)号：CN105515556B
公开(公告)日：2020-06-26
申请号：CN201510665041.7
申请日：2015-10-14
Applicant: 三星电子株式会社
IPC: H03K17/28
Abstract: 提供了双向延迟电路及包括该双向延迟电路的集成电路。所述双向延迟电路包括输入驱动电路和延迟开关电路。输入驱动电路连接在输入节点与中间节点之间，输入驱动电路放大通过输入节点接收到的输入信号以产生通过中间节点的中间信号。延迟开关电路连接在中间节点与延迟节点之间，延迟开关电路响应于栅极信号来使中间信号的上升沿和下降沿延迟以产生通过延迟节点的延迟信号。栅极信号可以响应于输入信号而转变。使用响应于输入信号而转变的栅极信号，输入信号的上升沿和下降沿均被延迟，从而用较小的电路面积来实现较大的延迟量。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.037 seconds)
