-
公开(公告)号：CN119543921A
公开(公告)日：2025-02-28
申请号：CN202411180953.0
申请日：2024-08-27
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
Abstract: 公开了双向计数器和生成输出数据的方法。所述双向计数器可包括：至少一个第一触发器，被配置为基于至少一个第一本地时钟生成至少一个第一位和作为所述至少一个第一位的较高位的第二位，所述至少一个第一位包括输出数据的最低有效位（LSB）；以及本地时钟生成电路，被配置为：响应于激活的向上信号而基于输入时钟和所述至少一个第一位生成所述至少一个第一本地时钟，并且响应于去激活的向上信号而基于输入时钟以及至少一个反相的第一位生成所述至少一个第一本地时钟。
-
公开(公告)号：CN105515556B
公开(公告)日：2020-06-26
申请号：CN201510665041.7
申请日：2015-10-14
Applicant: 三星电子株式会社
IPC: H03K17/28
Abstract: 提供了双向延迟电路及包括该双向延迟电路的集成电路。所述双向延迟电路包括输入驱动电路和延迟开关电路。输入驱动电路连接在输入节点与中间节点之间，输入驱动电路放大通过输入节点接收到的输入信号以产生通过中间节点的中间信号。延迟开关电路连接在中间节点与延迟节点之间，延迟开关电路响应于栅极信号来使中间信号的上升沿和下降沿延迟以产生通过延迟节点的延迟信号。栅极信号可以响应于输入信号而转变。使用响应于输入信号而转变的栅极信号，输入信号的上升沿和下降沿均被延迟，从而用较小的电路面积来实现较大的延迟量。
-
公开(公告)号：CN106057794B
公开(公告)日：2021-12-14
申请号：CN201610204802.3
申请日：2016-04-05
Applicant: 三星电子株式会社
Abstract: 提供了一种制造半导体装置的方法。所述方法包括设置用于形成第一单元和第二单元的前导电线。第一单元和第二单元在第一方向上彼此相邻。第一单元的第一导电线沿与第一方向垂直的第二方向延伸并且与第一单元和第二单元之间的边界相邻。第二单元的第二导电线和第三导电线沿第一方向延伸并且与边界相邻。第二导电线和第三导电线分别设置在沿第一方向延伸的多条轨道之中的两条不相邻的轨道上。第一导电线与所述两条不相邻的轨道中的一条轨道以及设置在所述两条不相邻的轨道之间的一条轨道相交。
-
公开(公告)号：CN112713135B
公开(公告)日：2024-09-24
申请号：CN202011096148.1
申请日：2020-10-14
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/092 , H01L27/02
Abstract: 公开一种半导体器件，该半导体器件包括在衬底上的逻辑单元，该衬底包括在第一方向上彼此间隔开的第一有源区域和第二有源区域，该逻辑单元包括：第一有源图案和第二有源图案，分别在第一有源区域和第二有源区域上并在与第一方向交叉的第二方向上延伸；多个栅电极，在第一方向上延伸并且每个横跨第一有源图案和第二有源图案；多条第一连接配线，在所述多个栅电极上的第一层间电介质层中并在第二方向上彼此平行地延伸；以及多条第二连接配线，在第一层间电介质层上的第二层间电介质层中并在第一方向上彼此平行地延伸。
-
公开(公告)号：CN114628380A
公开(公告)日：2022-06-14
申请号：CN202111496762.1
申请日：2021-12-09
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528
Abstract: 一种集成电路，包括：排列在第一行中的在第一方向上延伸并执行第一功能的第一单元，排列在第一行中并执行第二功能的第二单元，排列在第二行中的在第一方向上延伸并执行第一功能的第三单元，排列在第二行中并执行第二功能的第四单元，将第一单元中的第一通孔连接到第二单元中的第二通孔的第一连接线路，以及将第三单元中的第三通孔连接到第四单元中的第四通孔的第二连接线路，其中第一连接线路的长度不同于第二连接线路的长度。
-
Patent Agency Ranking
公开(公告)号：CN119519665A
公开(公告)日：2025-02-25
申请号：CN202411149597.6
申请日：2024-08-21
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H03K3/356
Abstract: 一种被配置为生成根据输入时钟翻转的输出的触发器包括被配置为通过对第一数据信号反相生成输出的反相器；被配置为基于输入时钟和锁存信号生成第二数据信号的第一电路；被配置为基于输入时钟和第二数据信号生成锁存信号的第二电路；以及被配置为使用输入时钟、第二数据信号和锁存信号生成第一数据信号的第三电路，其中，第三电路还被配置为独立于第二数据信号，使用输入时钟和锁存信号下拉第一数据信号。
-
公开(公告)号：CN112086450B
公开(公告)日：2024-10-18
申请号：CN202010528595.3
申请日：2020-06-11
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528 , G06F30/3947
Abstract: 公开了一种半导体器件，其包括：在衬底上的逻辑单元，逻辑单元包括在第一方向上间隔开的第一有源区域和第二有源区域；在第一和第二有源区域上并在第二方向上延伸的第一和第二有源图案；在第一和第二有源图案上的第一和第二源极/漏极图案；栅电极，在第一方向上延伸以跨越第一和第二有源图案，并在第二方向上以第一节距排列；第一配线，在栅电极上的第一层间电介质层中并且每个电连接到第一源极/漏极图案、第二源极/漏极图案或栅电极；以及第二配线，在第一层间电介质层上的第二层间电介质层中，并在第一方向上彼此平行地延伸。
-
公开(公告)号：CN116913890A
公开(公告)日：2023-10-20
申请号：CN202310410247.X
申请日：2023-04-14
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/48 , H01L27/088
Abstract: 根据本公开的一些实施例，一种半导体器件包括：第一电力轨，被配置为提供第一电压并且沿第一方向延伸；衬底，包括具有第一导电类型的第一阱和具有第二导电类型的第二阱；第一阱上的第一阱分接部，具有第一导电类型；第一阱上的第一源/漏区，具有第二导电类型；第一源/漏区上的第一源/漏接触部，沿第二方向延伸并且电连接到第一电力轨；第一连接布线，电连接到第一源/漏接触部并且沿第一方向延伸；以及第一阱分接部上的第一阱接触部，电连接到第一连接布线。
-
公开(公告)号：CN114256228A
公开(公告)日：2022-03-29
申请号：CN202111120502.4
申请日：2021-09-24
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528
Abstract: 提供了一种包括标准单元的半导体装置。标准单元包括：有源区；与有源区交叉的栅极结构；包括第一电源线和第二电源线的第一导电结构；和设置在第一导电结构上的第二导电结构，第二导电结构包括沿着第一边界彼此间隔开并且电连接至第一电源线的第一电力分布图案、沿着第二边界彼此间隔开并且电连接至第二电源线的第二电力分布图案、设置在第一电力分布图案与第二电力分布图案之间并且与它们间隔开并且电连接至信号线的第一部分的网状金属线、以及电连接至信号线的第二部分的引脚金属线。
-
公开(公告)号：CN112713135A
公开(公告)日：2021-04-27
申请号：CN202011096148.1
申请日：2020-10-14
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L27/092 , H01L27/02
Abstract: 公开一种半导体器件，该半导体器件包括在衬底上的逻辑单元，该衬底包括在第一方向上彼此间隔开的第一有源区域和第二有源区域，该逻辑单元包括：第一有源图案和第二有源图案，分别在第一有源区域和第二有源区域上并在与第一方向交叉的第二方向上延伸；多个栅电极，在第一方向上延伸并且每个横跨第一有源图案和第二有源图案；多条第一连接配线，在所述多个栅电极上的第一层间电介质层中并在第二方向上彼此平行地延伸；以及多条第二连接配线，在第一层间电介质层上的第二层间电介质层中并在第一方向上彼此平行地延伸。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.028 seconds)
