-
-
公开(公告)号：CN1741582A
公开(公告)日：2006-03-01
申请号：CN200510029591.6
申请日：2005-09-13
Applicant: 上海大学
Abstract: 本发明涉及一种全数字叠加图文信息于标准模拟视频信号的可复用电路。它包含有视频同步信号处理单元、内部叠加位置控制单元、叠加位置控制选择单元、内部时序控制单元、地址码生成单元、自激振荡单元和叠加信息处理单元。本发明能实时完成在标准模拟视频信号中叠加最多128个16×16点阵符号信息(如字符或图标等)，字符叠加行数和每行叠加字符数均可选；并可确定叠加图文信息在屏幕上的显示位置。本发明电路结构简单、复用性强，适用于各种使用IP(Intellectual Property)核复用技术设计构建的叠加图文信息于标准模拟视频信号用集成电路；同时，由于采用16×16点阵为基本叠加单位，特别适合中文字符的叠加。
-
公开(公告)号：CN110120799A
公开(公告)日：2019-08-13
申请号：CN201910306592.2
申请日：2019-04-17
Applicant: 上海大学
Abstract: 本发明公开了一种二能级系统中高保真布居数反转的绝热捷径方法，采用基于Lewis-Riesenfeld量子不变量的反控制方法，逆向求解二能级系统的含时薛定谔方程，构建能实现二能级系统布居数反转的一组脉冲信号，使用任意波发生器生成脉冲信号，从而在较短的作用时间内高保真的实现布居数反转。本发明产生的脉冲信号在拉比频率不超过15GHz的前提下，可以在1ns的作用时间内实现二能级系统布居数的反转，在相位噪声和退相干影响下的保真度不低于92%，对在的频率失谐量范围内，保真度不低于99.85%。
-
公开(公告)号：CN108834103A
公开(公告)日：2018-11-16
申请号：CN201810412142.7
申请日：2018-05-03
Applicant: 上海大学
Abstract: 本发明涉及轨道交通多业务通信系统中列车控制业务的大数据监测，属于轨道交通领域。通过将LTE-M通信系统承载的列车控制CBTC业务数据在核心网一侧与车载终端一侧抓取、分析、归类、挖掘、提取、报告，一方面实时呈现系统运行状况，并通过与列车控制业务流水比对，实时监测LTE-M系统的运行状态；另一方面在列车控制系统发生故障的情况下，给出相关时段LTE-M的工作状态，并通过与列车控制业务流水比对，用以判断该故障的原因是出自LTE-M通信系统还是出自列车控制系统其他设备。本发明将为CBTC系统的管理、运行、维护提供大数据监测的先进手段，有利于提高列车的行车安全。
-
Patent Agency Ranking
公开(公告)号：CN105022718B
公开(公告)日：2018-07-13
申请号：CN201510398960.2
申请日：2015-07-08
Applicant: 上海大学
Abstract: 本发明涉及一种多处理器系统的自适应共享总线启动加速方法。本方法为：改进现有硬件设计，针对现有的多处理器芯片硬件结构，增加全局系统控制模块HSMM、时钟复位控制模块RCCM和总线监测模块BMM，并基于这些功能模块建立了一整套全局化系统层面的自适应总线时隙锁定、优化和分配机制，从而使得多处理器芯片能够自适应地找到快速安全的多处理器启动方案，利用有限的片上总线资源，实现多处理器的安全启动加速，显著地降低了多处理器芯片的启动时间，并提高了可靠性，可广泛应用于多处理器的系统设计中。
-
公开(公告)号：CN101079682B
公开(公告)日：2010-05-19
申请号：CN200710042742.0
申请日：2007-06-26
Applicant: 上海大学
Abstract: 本发明涉及一种无线传感网络节点报文信息纠错编码/解码用芯片。它包含芯片底座、硅片、硅片封盖以及通过键合线与硅片连接而处于芯片底座边缘的引脚，其电路由报文信息编码单元、报文信息旁路单元、直通/编码信息输出控制单元、编码/解码控制单元、报文信息解码单元和解码信息输出控制单元组成。本发明主要用于无线传感网络节点，其集报文信息编码与解码功能于一体，既能对无线传感网络节点待发送报文信息进行编码与加密，又能对无线传感网络节点所接收报文信息进行解码与纠错(差错控制)。本发明体积小、功耗低，能直接安装于无线传感网络节点，为极易受到攻击和干扰的无线传感网络提供更好的服务质量保障机制与信息安全保障机制。
-
公开(公告)号：CN101079682A
公开(公告)日：2007-11-28
申请号：CN200710042742.0
申请日：2007-06-26
Applicant: 上海大学
Abstract: 本发明涉及一种无线传感网络节点报文信息纠错编码/解码用芯片。它包含芯片底座、硅片、硅片封盖以及通过键合线与硅片连接而处于芯片底座边缘的引脚，其电路由报文信息编码单元、报文信息旁路单元、直通/编码信息输出控制单元、编码/解码控制单元、报文信息解码单元和解码信息输出控制单元组成。本发明主要用于无线传感网络节点，其集报文信息编码与解码功能于一体，既能对无线传感网络节点待发送报文信息进行编码与加密，又能对无线传感网络节点所接收报文信息进行解码与纠错(差错控制)。本发明体积小、功耗低，能直接安装于无线传感网络节点，为极易受到攻击和干扰的无线传感网络提供更好的服务质量保障机制与信息安全保障机制。
-
公开(公告)号：CN105022718A
公开(公告)日：2015-11-04
申请号：CN201510398960.2
申请日：2015-07-08
Applicant: 上海大学
Abstract: 本发明涉及一种多处理器系统的自适应共享总线启动加速方法。本方法为：改进现有硬件设计，针对现有的多处理器芯片硬件结构，增加全局系统控制模块HSMM、时钟复位控制模块RCCM和总线监测模块BMM，并基于这些功能模块建立了一整套全局化系统层面的自适应总线时隙锁定、优化和分配机制，从而使得多处理器芯片能够自适应地找到快速安全的多处理器启动方案，利用有限的片上总线资源，实现多处理器的安全启动加速，显著地降低了多处理器芯片的启动时间，并提高了可靠性，可广泛应用于多处理器的系统设计中。
-
公开(公告)号：CN102707952A
公开(公告)日：2012-10-03
申请号：CN201210151037.5
申请日：2012-05-16
Applicant: 上海大学
IPC: G06F9/44
Abstract: 本发明涉及一种嵌入式异构多核处理器上基于用户描述的并行程序设计方法。其步骤是：用户通过图形界面配置向导进行异构多核处理器平台和任务的描述，并行模式设定，基元任务创建和登记，任务关系图（DAG）生成以及基元任务在异构多核处理器的静态分配，实现将处理器平台特性、并行的需求及任务指派以配置文件的形式（XML）表达出来。然后将并行解析配置文件后的基元任务嵌入异构多核框架代码任务标签处，构造相应的串行源程序，经调用串行编译工具，最终生成异构多核处理器上可执行代码。本发明有效规避了诸如通用PC或高性能计算平台上开发并行编译器，创设并行程序设计语言，移植并行库等并行编程的做法，大大降低了在嵌入式领域异构多核处理器平台上开发并行程序的难度，基于用户描述和并行化交互向导达到并行程序设计的目的。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.028 seconds)
