-
公开(公告)号：CN101154983B
公开(公告)日：2011-03-16
申请号：CN200610116582.5
申请日：2006-09-27
Applicant: 上海微小卫星工程中心
Abstract: 一种基于单倍扩频码速率数字采样以及与之相关的干扰抑制与信号跟踪算法。通过单倍扩频码速率数字采样，将需要进行抗干扰的数据率降低到与扩频码速率相同，然后采用频域抗干扰算法，进行频域陷波。为了减少时域截短的影响，时域上采用了Hamming窗，并采用了数据重叠处理。干扰分析方面，为了降低计算量，对数据进行分块选择分析，避免数据重叠处理带来的计算量增倍。门限估计采用循环迭代，以应对时变干扰作用于模拟前端造成的信号特性影响。抗干扰完成之后，为了进行扩频信号的跟踪，采用时域延时滤波器，得到双倍扩频码速率的抗干扰后数据，以进行扩频码跟踪。
-
公开(公告)号：CN101154983A
公开(公告)日：2008-04-02
申请号：CN200610116582.5
申请日：2006-09-27
Applicant: 上海微小卫星工程中心
Abstract: 一种基于单倍扩频码速率数字采样以及与之相关的干扰抑止与信号跟踪算法。通过单倍扩频码速率数字采样，将需要进行抗干扰的数据率降低到与扩频码速率相同，然后采用频域抗干扰算法，进行频域陷波。为了减少时域截短的影响，时域上采用了Hamming窗，并采用了数据重叠处理。干扰分析方面，为了降低计算量，对数据进行分块选择分析，避免数据重叠处理带来的计算量增倍。门限估计采用循环迭代，以应对时变干扰作用于模拟前端造成的信号特性影响。抗干扰完成之后，为了进行扩频信号的跟踪，采用时域延时滤波器，得到双倍扩频码速率的抗干扰后数据，以进行扩频码跟踪。
-
公开(公告)号：CN101242197A
公开(公告)日：2008-08-13
申请号：CN200710037143.X
申请日：2007-02-06
Applicant: 上海微小卫星工程中心
Abstract: 本发明公开了一种用来实现数字信号源的多普勒码偏模拟的技术方法。该方法通过对高倍码速率数字成形后的抽样点进行数字内插处理，模拟现实中多谱勒码偏对数字信号的影响。采用分段二次内插方法计算内插点上的值。内插后数字符号的速率会根据模拟码偏量有所变化。基于FPGA的实现一般是恒定的处理速率，为了应对码流的可变特性，我们提高处理速率并配以FIFO缓存，用停等的方法来实现码速率的变化。为了改善内插算法的矩阵运算量大的缺点，可以采用Farrow滤波器的方式来完成内插运算，该结构更简单，运算量也更小。
-
-
Search Results
3
records
(took 0.038 seconds)
