-
公开(公告)号：CN101242197A
公开(公告)日：2008-08-13
申请号：CN200710037143.X
申请日：2007-02-06
Applicant: 上海微小卫星工程中心
Abstract: 本发明公开了一种用来实现数字信号源的多普勒码偏模拟的技术方法。该方法通过对高倍码速率数字成形后的抽样点进行数字内插处理，模拟现实中多谱勒码偏对数字信号的影响。采用分段二次内插方法计算内插点上的值。内插后数字符号的速率会根据模拟码偏量有所变化。基于FPGA的实现一般是恒定的处理速率，为了应对码流的可变特性，我们提高处理速率并配以FIFO缓存，用停等的方法来实现码速率的变化。为了改善内插算法的矩阵运算量大的缺点，可以采用Farrow滤波器的方式来完成内插运算，该结构更简单，运算量也更小。
Search Results
1
records
(took 0.037 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
