-
公开(公告)号：CN116827342A
公开(公告)日：2023-09-29
申请号：CN202310792498.9
申请日：2023-06-30
Applicant: 中国电子科技集团公司第二十九研究所
Abstract: 本发明提供了一种星载锁相频率源的FPGA控制优化方法和系统，涉及微波频率源产品的控制技术领域，方法包括：获取输出频率和参考频率，设定循环参数并初始化；将参考频率输入乘法器中，将输出频率输入到比较器中，进行循环比较更新循环参数，将获得更新后的循环参数，输入到减法器中；根据更新后的循环参数，计算获得整数分频值和小数频率值；再基于所述小数频率值，通过在线查表或关系计算获取小数分频值。本发明实现对FPGA除法器IP的优化，减少了对FPGA资源的消耗，满足了RAM型FPGA辐照加固的要求。
-
公开(公告)号：CN110719099B
公开(公告)日：2023-05-05
申请号：CN201911138488.3
申请日：2019-11-19
Applicant: 中国电子科技集团公司第二十九研究所
Abstract: 本申请涉及一种基于合成器的环内混频式锁相环。以解决现有复杂环内混频式锁相环频率预置问题，并综合提升其基础参数指标。本申请频率预置模式形成电路，用于根据第一参考信号形成第一工作电压；环内混频电压形成电路，用于根据合成器输出的外部反馈信号，形成第二工作电压；合成器，当环内混频式锁相环工作在第一工作电压、第二工作电压时，分别对应工作于频率预置模式、环内混频模式；通过频率预置模式与环内混频模式两个工作模式的切换，合成器锁定振荡信号频率等于或接近于目标频率；其中，环内混频式锁相环首先工作于频率预置模式。
-
公开(公告)号：CN115208384B
公开(公告)日：2022-12-20
申请号：CN202211120866.7
申请日：2022-09-15
Applicant: 中国电子科技集团公司第二十九研究所
IPC: H03L7/00
Abstract: 本发明提供了一种低杂散DDS扩频装置及方法，包括：频率发生器、M路功分器、DDS电路、M‑1个混频分频电路、混频电路，频率发生器输出端与M路功分器连接，M路功分器的M路输出端分别和M‑1级混频分频电路、混频电路的LO输入端连接，DDS电路的输出端连接至第一级混频分频电路的IF输入端，每一级混频分频电路的输出端依次连接到下一级混频分频电路的IF输入端，第M‑1级混频分频电路的输出端接至混频电路的IF输入端，混频电路输出端输出最终的扩频输出信号。本发明能够将DDS频率扩展到更高频段，同时利用分频器的特性优化DDS杂散，使扩展后的DDS电路具有高频段、低杂散同时兼具固有的细布进、捷变频等优点。
-
公开(公告)号：CN115458959A
公开(公告)日：2022-12-09
申请号：CN202210879109.1
申请日：2022-07-25
Applicant: 中国电子科技集团公司第二十九研究所
Abstract: 本发明公开了一种提高射频信号纯净度的电源处理及接地方法，属于射频微波技术的电磁兼容领域，包括步骤：设置电源和射频电路相对位置关系及拓扑结构、电源处理及接地、母板接地区域分割布局和设置射频母板电源分层方式。本发明可以显著降低射频微波功能分机中不同种类的射频信号的互相串扰，解决复杂电磁环境下射频信号串扰的问题。
-
公开(公告)号：CN118353386A
公开(公告)日：2024-07-16
申请号：CN202410308507.7
申请日：2024-03-18
Applicant: 中国电子科技集团公司第二十九研究所
Abstract: 本发明提供了一种超低相位噪声放大电路，包括N个非门与跨接电阻，所述N个非门的输入端之间并联，N个非门的输出端之间并联，用于降低相位噪声；所述跨接电阻的第一端与N个非门并联后的输入端连接，跨接电阻的第二端与N个非门并联后的输出端连接，用于完成自偏置。本发明提出的超低相位噪声放大电路具有相位噪声低、工作频率范围宽、应用简单且适用范围广、工作电压低、输出功率高、成本低及自主可控等特点。
-
Patent Agency Ranking
公开(公告)号：CN115694475B
公开(公告)日：2023-03-14
申请号：CN202211715277.3
申请日：2022-12-30
Applicant: 中国电子科技集团公司第二十九研究所
Abstract: 本发明公开了一种全相参基准信号产生电路、组合电路及控制方法，该电路包括依次环路连接的锁相环芯片、环路滤波器、电压‑频率器件和交叉选择模块构成的锁相环，由锁相环的射频通道输出端和参考通道输出端作为第一信号输出端和第二信号输出端，由设置于所述电压‑频率器件与所述交叉模块之间的分路器引出第三信号输出端。本发明通过交叉选择可按需选取电压‑频率器件、基准信号与参考信号输入端、射频信号输入端的对应连接关系，由此，选取第一信号输出端、第二信号输出端或第三信号输出端输出一个或多个全相参考信号，解决了目前基准信号产生电路的工作频率范围不宽、无法实现多路同时输出、成本高、功耗大、输出频率灵活性不高的技术问题。
-
公开(公告)号：CN114665870B
公开(公告)日：2024-01-26
申请号：CN202210176438.X
申请日：2022-02-24
Applicant: 中国电子科技集团公司第二十九研究所
Abstract: 本发明公开了一种多段式VCO频率校准电路及校准方法，包括多段式VCO频率校准电路和锁相环电路，所述多段式VCO频率校准电路包括频率校准控制处理器、存储器、数控电压源、单刀双掷开关和频率识别装置，所述锁相环电路包括鉴相器、环路滤波器、多段式VCO、射频分路器。本发明的目的是提供一种多段式VCO频率校准电路，保证不同批次间多段式VCO、全温(高温、低温、常温)状态下同批次多段式VCO频率分段均能完全覆盖宽带频率范围。
-
公开(公告)号：CN115833831A
公开(公告)日：2023-03-21
申请号：CN202211660252.8
申请日：2022-12-23
Applicant: 中国电子科技集团公司第二十九研究所
Abstract: 本发明公开了一种基于多级频率合成的基准源电路及基准信号产生方法，属于射频频率合成技术领域，包括：原子钟、第一鉴相电路、第一窄带环路滤波器、第一恒温晶振、隔离放大器、第二鉴相电路、第二窄带环路滤波器、第二恒温晶振和分频器。本发明利用多级锁相筛选、传递、合成了一种宽时段短期频率稳定度、长时频率稳定度，频率准确度等各项指标均优异的高性能100MHz基准信号，为电子系统提供全面高指标的基准参考源，便于系统全面提升频率合成信号的综合指标特性。
-
公开(公告)号：CN114665870A
公开(公告)日：2022-06-24
申请号：CN202210176438.X
申请日：2022-02-24
Applicant: 中国电子科技集团公司第二十九研究所
Abstract: 本发明公开了一种多段式VCO频率校准电路及校准方法，包括多段式VCO频率校准电路和锁相环电路，所述多段式VCO频率校准电路包括频率校准控制处理器、存储器、数控电压源、单刀双掷开关和频率识别装置，所述锁相环电路包括鉴相器、环路滤波器、多段式VCO、射频分路器。本发明的目的是提供一种多段式VCO频率校准电路，保证不同批次间多段式VCO、全温(高温、低温、常温)状态下同批次多段式VCO频率分段均能完全覆盖宽带频率范围。
-
公开(公告)号：CN113285712B
公开(公告)日：2022-05-17
申请号：CN202110448664.4
申请日：2021-04-25
Applicant: 中国电子科技集团公司第二十九研究所
IPC: H03L7/085
Abstract: 本发明公开了一种应用于锁相环的多段式VCO频率校准方法，包括步骤：S1，校准开始；S2，开始后，控制单元的控制器判断锁相环是否锁定；如果未锁定，返回步骤S1；如果锁定并且此时的校准次数k>1，则进入步骤S3；如果锁定并且此时k＝1，进入步骤S4；S3，将已锁定的频率值记录在控制单元的存储器中，该频率值为校准后的频段n的最高频率Fmax_n；S4，对校准次数k计数减1，并且赋值到k，覆盖上一个k值，即k＝k‑1等；本发明能够保证不同批次间多段式VCO、全温(高温、低温、常温)状态下同批次多段式VCO频率分段均能完全覆盖宽带频率范围，并且提高频率校准精度等。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.053 seconds)
