-
公开(公告)号：CN105094013B
公开(公告)日：2018-06-22
申请号：CN201510448670.4
申请日：2015-07-28
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/042
Abstract: 一种基于FPGA的数据处理单元，涉及数据处理技术领域，所解决的是提高安全性及响应速度的技术问题。该处理单元由两个FPGA模块组成，该两个FPGA模块通过并行数据总线互联，其中的一个FPGA模块为CorePLD模块，另一个FPGA模块为ASPLD模块；CorePLD模块用于处理所有的串行通讯、输入采样、输出驱动，并采用固定的方式把数据传输给ASPLD模块；ASPLD模块用于处理具体应用，ASPLD模块从Core PLD模块接收测量数据和背板串行消息，并基于这些信息执行逻辑或数学计算，并将处理结果发送到CorePLD模块。本发明提供的单元，特别适用于要求控制系统具有高可靠性和高安全性的应用场合。
-
公开(公告)号：CN115664624B
公开(公告)日：2025-04-01
申请号：CN202211338873.4
申请日：2022-10-28
Applicant: 国核自仪系统工程有限公司
IPC: H04L7/00 , H04L12/40 , H04L67/12 , H04L69/164
Abstract: 本发明公开了一种工控系统中数据通信的处理方法、系统、设备和介质，该处理方法包括：目标节点设备向其余的节点设备发送诊断请求；从下一个节点设备依次接收对诊断请求的响应，以生成运输需求表；目标节点向其余的节点设备发送对应于运输需求表的数据传输请求；从下一个节点设备依次接收对数据传输请求的响应；目标节点设备向其余的节点设备发送数据运算请求。本发明解决了无对时功能的工控系统下，现场的智能设备无法对数据进行同步处理，而引起不确定的逻辑运算结果的问题；利用现场总线实现了按照统一步调收发数据的传输要求，且实现了在相同数据传输周期的最后时刻进行逻辑运算处理的需求，提高了数据交换的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN114048205A
公开(公告)日：2022-02-15
申请号：CN202111261655.0
申请日：2021-10-28
Applicant: 国核自仪系统工程有限公司
IPC: G06F16/22 , G06F16/23 , G06F16/2455 , G06F21/30 , G06F21/62
Abstract: 本发明公开了一种DCS系统的信号管理方法、系统、设备及介质，其中，DCS系统的信号管理方法包括获取DCS系统的信号数据；生成建表指令并根据建表指令和信号数据自动建立信号数据表单；接收管理指令并根据管理指令自动对信号数据表单进行管理操作；通过获取DCS系统的全部信号数据并建立信号数据表单，以在信号数据表单中查询和管理信号数据，并根据管理指令对其进行管理操作，从原来的人工录入信号数据优化为自动获取数据，合理优化信号数据处理流程，减少了人力劳动提高了管理效率，同时还通过预设信号管理方案进行管理，加快了系统信号数据的处理速度，避免了人为操作所带来的风险，提高了DCS系统的稳定性和可靠性。
-
公开(公告)号：CN115630485A
公开(公告)日：2023-01-20
申请号：CN202211226942.2
申请日：2022-10-09
Applicant: 国核自仪系统工程有限公司
IPC: G06F30/20
Abstract: 本发明公开了一种基于BFM的仿真系统及其验证方法、设备和介质，仿真系统包括：编译模块，用于编辑验证芯片内存储的待验证代码所需的测试任务，并将测试任务编译成测试指令；BFM模块，用于读取测试指令，并根据测试指令生成测试向量后，将测试向量发送至待验证模块；待验证模块，用于基于接收到的测试向量对待验证代码进行验证，生成验证结果。本发明开发的基于BFM的仿真系统适用于所有芯片功能的验证，该仿真系统提高了芯片验证的速度，缩短了开发周期；采用预设的开发语言编写测试任务来验证芯片内存储的待验证代码，快速高效的建立验证所需的测试向量，降低了超大规模芯片的验证难度；扩大芯片设计验证的真实运行环境，提高验证结果的准确度。
-
公开(公告)号：CN104777378A
公开(公告)日：2015-07-15
申请号：CN201510101454.2
申请日：2015-03-09
Applicant: 国核自仪系统工程有限公司
IPC: G01R31/00
CPC classification number: G01R31/31725 , G01R29/0273 , G01R31/31727 , G01R31/318519
Abstract: 一种FPGA时钟信号自我检测方法，涉及控制模块技术领域，所解决的是提高FPGA芯片运行的可靠性与安全性的技术问题。该方法为FPGA芯片引入两个时钟信号，其中的一个时钟信号为第一时钟信号，另一个时钟信号为第二时钟信号；利用第一时钟信号控制FPGA芯片内的所有同步逻辑，利用第二时钟信号来检测第一时钟信号是否正确。本发明提供的方法，特别适用于以FPGA芯片作为主控制器或者重要控制部件的系统。
-
公开(公告)号：CN115664624A
公开(公告)日：2023-01-31
申请号：CN202211338873.4
申请日：2022-10-28
Applicant: 国核自仪系统工程有限公司
IPC: H04L7/00 , H04L12/40 , H04L67/12 , H04L69/164
Abstract: 本发明公开了一种工控系统中数据通信的处理方法、系统、设备和介质，该处理方法包括：目标节点设备向其余的节点设备发送诊断请求；从下一个节点设备依次接收对诊断请求的响应，以生成运输需求表；目标节点向其余的节点设备发送对应于运输需求表的数据传输请求；从下一个节点设备依次接收对数据传输请求的响应；目标节点设备向其余的节点设备发送数据运算请求。本发明解决了无对时功能的工控系统下，现场的智能设备无法对数据进行同步处理，而引起不确定的逻辑运算结果的问题；利用现场总线实现了按照统一步调收发数据的传输要求，且实现了在相同数据传输周期的最后时刻进行逻辑运算处理的需求，提高了数据交换的可靠性。
-
公开(公告)号：CN105094013A
公开(公告)日：2015-11-25
申请号：CN201510448670.4
申请日：2015-07-28
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/042
CPC classification number: G05B19/042
Abstract: 一种基于FPGA的数据处理单元，涉及数据处理技术领域，所解决的是提高安全性及响应速度的技术问题。该处理单元由两个FPGA模块组成，该两个FPGA模块通过并行数据总线互联，其中的一个FPGA模块为CorePLD模块，另一个FPGA模块为ASPLD模块；CorePLD模块用于处理所有的串行通讯、输入采样、输出驱动，并采用固定的方式把数据传输给ASPLD模块；ASPLD模块用于处理具体应用，ASPLD模块从Core PLD模块接收测量数据和背板串行消息，并基于这些信息执行逻辑或数学计算，并将处理结果发送到CorePLD模块。本发明提供的单元，特别适用于要求控制系统具有高可靠性和高安全性的应用场合。
-
-
-
-
-
-
Search Results
7
records
(took 0.039 seconds)
