-
公开(公告)号：CN113867325B
公开(公告)日：2024-06-18
申请号：CN202111256756.9
申请日：2021-10-27
Applicant: 国核自仪系统工程有限公司
IPC: G05B23/02
Abstract: 本发明公开了一种仪控系统的通信诊断方法及系统，用于对卡件进行通信诊断；通信诊断方法包括步骤：目标设备的转发模块获取测试主机发送的通信诊断请求，并转发至核心卡件；核心卡件解析通信诊断请求以获取通信诊断参数，并检查通信诊断参数是否符合预设要求，若符合则将通信诊断请求转发至目标设备的应用卡件；应用卡件解析通信诊断请求以获取通信诊断参数，并对通信诊断参数对应的目标卡件进行通信诊断操作，以获取通信诊断结果信息。本发明有效地简化了仪控系统的通信诊断流程，提高了通信诊断效率和灵活性，增加了诊断过程的防呆性，拓展了通信诊断的范围；从而能够对仪控系统的各卡件进行全面、快速、有效的通信诊断。
-
公开(公告)号：CN115664624B
公开(公告)日：2025-04-01
申请号：CN202211338873.4
申请日：2022-10-28
Applicant: 国核自仪系统工程有限公司
IPC: H04L7/00 , H04L12/40 , H04L67/12 , H04L69/164
Abstract: 本发明公开了一种工控系统中数据通信的处理方法、系统、设备和介质，该处理方法包括：目标节点设备向其余的节点设备发送诊断请求；从下一个节点设备依次接收对诊断请求的响应，以生成运输需求表；目标节点向其余的节点设备发送对应于运输需求表的数据传输请求；从下一个节点设备依次接收对数据传输请求的响应；目标节点设备向其余的节点设备发送数据运算请求。本发明解决了无对时功能的工控系统下，现场的智能设备无法对数据进行同步处理，而引起不确定的逻辑运算结果的问题；利用现场总线实现了按照统一步调收发数据的传输要求，且实现了在相同数据传输周期的最后时刻进行逻辑运算处理的需求，提高了数据交换的可靠性。
-
公开(公告)号：CN117608418A
公开(公告)日：2024-02-27
申请号：CN202311498731.9
申请日：2023-11-10
Applicant: 国核自仪系统工程有限公司
Inventor： 朱怀宇 , 冯雪 , 王佳承 , 吴艺璇 , 高斌华 , 范磊磊 , 张利民 , 苏亚南 , 葛立炎 , 李铁明 , 何允灵 , 唐吉亮 , 许威海 , 王静雯 , 颜林峰 , 刘梦璇 , 王帅平 , 王中月
IPC: G06F3/041 , G06F3/0488
Abstract: 本发明公开了一种显控设备，该显控设备包括：FPGA、输入单元、输出单元、存储单元和触摸屏；输入单元用于接收第一外部系统发送的信号FPGA用于对输入单元接收的信号进行处理输出单元用于将经过FPGA处理的信号发送至第二外部系统；触摸屏用于显示人机界面，并响应于在人机界面上的触摸操作，生成对应的操作信息；存储单元用于存储输入单元接收的信号和操作信息。本发明提供的显控设备只需存储单元、输入单元、输出单元、FPGA和触摸屏，具有功耗低、散热少和体积小的特点；相较于CPU的串行处理机制，FPGA内部所有逻辑和运算为并行运行，所以本发明提供的显控设备的处理速度快于基于CPU的显控设备的处理速度，具有实时性好、响应速度快和可靠性高的特点。
-
公开(公告)号：CN114048205A
公开(公告)日：2022-02-15
申请号：CN202111261655.0
申请日：2021-10-28
Applicant: 国核自仪系统工程有限公司
IPC: G06F16/22 , G06F16/23 , G06F16/2455 , G06F21/30 , G06F21/62
Abstract: 本发明公开了一种DCS系统的信号管理方法、系统、设备及介质，其中，DCS系统的信号管理方法包括获取DCS系统的信号数据；生成建表指令并根据建表指令和信号数据自动建立信号数据表单；接收管理指令并根据管理指令自动对信号数据表单进行管理操作；通过获取DCS系统的全部信号数据并建立信号数据表单，以在信号数据表单中查询和管理信号数据，并根据管理指令对其进行管理操作，从原来的人工录入信号数据优化为自动获取数据，合理优化信号数据处理流程，减少了人力劳动提高了管理效率，同时还通过预设信号管理方案进行管理，加快了系统信号数据的处理速度，避免了人为操作所带来的风险，提高了DCS系统的稳定性和可靠性。
-
公开(公告)号：CN110502067A
公开(公告)日：2019-11-26
申请号：CN201811367050.8
申请日：2018-11-16
Applicant: 国核自仪系统工程有限公司
IPC: G06F1/14
Abstract: 本发明公开了一种FPGA信号时序的获取方法及系统。所述获取方法包括：获取信号请求；所述信号请求包括目标信号；根据所述目标信号确定所述RTL文件描述的硬件电路的目标信号点；根据所述目标信号点在所述RTL文件中添加约束语句；执行所述RTL文件，获取所述目标信号点的直接捕获信号；根据所述硬件电路和所述直接捕获信号计算间接捕获信号；所述目标信号包括所述直接捕获信号和所述间接捕获信号。本发明实现了用最少的FPGA资源获取用户所需的任意信号。
-
Patent Agency Ranking
公开(公告)号：CN117311292A
公开(公告)日：2023-12-29
申请号：CN202311475003.6
申请日：2023-11-07
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/418
Abstract: 本发明公开了一种分散式控制系统及其组态装置、组态方法，所述组态装置包括：表达式生成模块，用于基于用户的操作生成内部表达式，所述内部表达式用于指示组态操作；第一组态图生成模块，用于将所述内部表达式输入预先训练好的组态预测模型，以由所述组态预测模型生成与所述内部表达式相匹配的组态图；组态模块，用于根据所述组态图对主机进行组态。基于用户的操作生成内部表达式，将内部表达式输入训练好的组态预测模型以生成匹配的组态图，自动完成复杂的组态操作，简化用户的操作流程，提高配置的自动化水平，减少人为错误和提高配置的一致性，满足了工业控制系统的需求，提高操作效率和用户体验。
-
公开(公告)号：CN115685834A
公开(公告)日：2023-02-03
申请号：CN202211350561.5
申请日：2022-10-31
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/042
Abstract: 本公开涉及核电站控制领域，提供了一种分立式设备控制系统，控制系统包括：第一处理器，用于接收上位机广播的第一数据包，从第一数据包中解析出第一类控制命令，并将第一类控制命令发送给第三处理器；第二处理器，用于接收上位机广播的第二数据包，从第二数据包中解析出第二类控制命令，并将第二类控制命令发送至第三处理器；第三处理器，分别与第一处理器和第二处理器电连接，第三处理器分别控制核电设备执行对应于第一类控制命令的第一操作以及对应于第二类控制命令的第二操作。本公开提供的分立式设备控制系统，将核电设备控制命令分布在不同的处理器中进行分立处理，提高了控制系统的处理效率和联动能力。
-
公开(公告)号：CN115630485A
公开(公告)日：2023-01-20
申请号：CN202211226942.2
申请日：2022-10-09
Applicant: 国核自仪系统工程有限公司
IPC: G06F30/20
Abstract: 本发明公开了一种基于BFM的仿真系统及其验证方法、设备和介质，仿真系统包括：编译模块，用于编辑验证芯片内存储的待验证代码所需的测试任务，并将测试任务编译成测试指令；BFM模块，用于读取测试指令，并根据测试指令生成测试向量后，将测试向量发送至待验证模块；待验证模块，用于基于接收到的测试向量对待验证代码进行验证，生成验证结果。本发明开发的基于BFM的仿真系统适用于所有芯片功能的验证，该仿真系统提高了芯片验证的速度，缩短了开发周期；采用预设的开发语言编写测试任务来验证芯片内存储的待验证代码，快速高效的建立验证所需的测试向量，降低了超大规模芯片的验证难度；扩大芯片设计验证的真实运行环境，提高验证结果的准确度。
-
公开(公告)号：CN109243650B
公开(公告)日：2024-03-19
申请号：CN201811233586.0
申请日：2018-10-22
Applicant: 国核自仪系统工程有限公司
IPC: G21D3/00
Abstract: 本公开提出一种基于FPGA的具有组态功能的核电站安全级仪控系统及方法，该核电站安全级仪控系统包括FPGA主控芯片，该FPGA主控芯片包括：Block‑RAM模块，用于存储数据，该数据包括由DCS功能图转化的组态化数据；基本应用功能模块，用于执行DCS功能图上的功能；以及主控逻辑模块，用于从所述Block‑RAM模块中调取数据，并控制所述基本应用功能模块利用所述数据执行DCS功能图上的功能。本公开基于FPGA的具有组态功能的核电站安全级仪控系统及方法，大大提高了工程项目的开发速度，降低了工作人员的技术门槛，提高了项目执行的准确性，减少了人因错误。
-
公开(公告)号：CN114035463B
公开(公告)日：2023-09-05
申请号：CN202111264574.6
申请日：2021-10-28
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/042
Abstract: 本发明公开了一种数字化仪控系统专用集成电路及控制芯片，所述专用集成电路包括时钟接口和多个功能模块，所述时钟接口用于将外部时钟信号接收至所述专用集成电路并传输至所述多个功能模块，所述多个功能模块用于在所述外部时钟信号的统一驱动下并行工作。本发明不执行任何软件代码，解决系统稳定性问题；数字化仪控系统专用集成电路数据并行处理机制提高数字化仪控系统整体处理速度；用户使用时只需通过设置相应参数就可以使用数字化仪控系统专用集成电路的各基础功能，降低了数字化仪控系统的技术开发门槛和开发成本，缩短了数字化仪控系统开发周期；专用集成电路在批量生产时具有体积小、功耗低、可靠性高、保密性强、成本低的优点。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.03 seconds)
