半导体器件
    3.
    发明授权

    公开(公告)号:CN1135622C

    公开(公告)日:2004-01-21

    申请号:CN98123989.7

    申请日:1998-11-05

    Inventor: 十河诚治

    Abstract: 在P型半导体基片上通过扩散形成N-型区,并且在N-型区的表面部分形成P型区。在N-型区外周部分形成P+型区,以便当施加高电压时抑制P型半导体基片的耗尽层的扩展。在半导体基片上形成栅氧化膜,并且在栅氧化膜上、特别是在基本上与横向N型沟道MOSFET的结构相同的沟道上形成多晶硅的栅极。在N-型区内形成各电路元件并施加高电压。电路部分被隔离,而栅极和源区接地。这减少了制造高绝缘IC的步骤,提高了击穿电压并集成更密集的电路。

Patent Agency Ranking