公开(公告)号：CN106504992B

公开(公告)日：2019-06-18

申请号：CN201610859002.5

申请日：2016-09-28

Applicant: 成都芯源系统有限公司

Inventor： 乔伊·迈克格雷格 ,  郑志星 ,  吉扬永 ,  艾瑞克·布劳恩

IPC: H01L21/336 ,  H01L21/266 ,  H01L21/8238

CPC classification number: H01L27/0928 ,  H01L21/823892 ,  H01L21/8249 ,  H01L27/0623 ,  H01L27/0922 ,  H01L29/063 ,  H01L29/0821 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1004 ,  H01L29/1045 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/66272 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7322 ,  H01L29/7816 ,  H01L29/7835

Abstract: 公开了LDMOS及相关半导体集成电路的制作方法。其中LDMOS器件形成于具有第一掺杂类型的半导体衬底中，该制作方法包括：采用第一掩膜向半导体衬底中注入一系列的杂质，以形成靠近半导体衬底表面且具有第二掺杂类型的第一区域、位于第一区域之下且具有第一掺杂类型的第二区域、以及位于第二区域之下且具有第二掺杂类型的第三区域；采用第二掩膜向半导体衬底中注入杂质，以形成与第一、第二和第三区域毗邻且具有第二掺杂类型的第四区域，其中该第四区域自半导体衬底的表面向下延伸至与第三区域相当的深度；以及采用第三掩膜向第一区域内注入杂质，以形成具有第一掺杂类型的第一阱。

公开(公告)号：CN105593978B

公开(公告)日：2019-05-31

申请号：CN201380079273.3

申请日：2013-08-30

Applicant: 惠普发展公司 ,  有限责任合伙企业

Inventor： N·葛 ,  L·Y·蔡 ,  P·C·李 ,  J·J·兰多

IPC: H01L21/336

CPC classification number: H01L29/66575 ,  H01L21/28035 ,  H01L21/28123 ,  H01L21/823437 ,  H01L21/823481 ,  H01L29/0847 ,  H01L29/66659 ,  H01L29/78 ,  H05K2203/013

Abstract: 公开了一种半导体设备和形成半导体设备的方法。在示例中，在衬底上沉积具有至少一个多晶硅环的多晶硅层。使用多晶硅层作为掩膜掺杂衬底以在衬底中形成掺杂区域。在多晶硅层和衬底上沉积介电层。蚀刻介电层以暴露部分多晶硅层。在介电层上沉积金属层。蚀刻金属层、介电层和多晶硅层的暴露部分，使得至少去除每个多晶硅环的一部分。

公开(公告)号：CN108475678A

公开(公告)日：2018-08-31

申请号：CN201780007246.3

申请日：2017-01-23

Applicant: 德克萨斯仪器股份有限公司

Inventor： H·L·爱德华兹 ,  B·胡 ,  J·R·托德

IPC: H01L27/088 ,  H01L27/04 ,  H01L21/8232

CPC classification number: H01L29/408 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/2253 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/32 ,  H01L21/324 ,  H01L21/76202 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/823462 ,  H01L27/0617 ,  H01L27/088 ,  H01L29/063 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816 ,  H01L29/7823 ,  H01L29/7835

Abstract: 在所描述的实例中，一种集成电路(100)，其包括场板式FET(110)并且通过在氧化物掩模层中形成第一开口从而暴露用于漂移区(116)的区域来形成。在第一开口下方将掺杂剂注入到衬底(102)中。随后，沿着第一开口的横向边界形成电介质侧壁。在通过电介质侧壁暴露的第一开口的区域中，通过热氧化形成场释放氧化物(122)。所注入的掺杂剂扩散到衬底(102)中以形成漂移区(116)，横向延伸超过场释放氧化物(122)层。在形成场释放氧化物(122)层之后，移除电介质侧壁和氧化物掩模层。在场板式FET(110)的本体(120)上方以及在相邻的漂移区(116)上方形成栅极(130)。在场释放氧化物(122)的上方邻近栅极(130)直接形成场板(132)。

公开(公告)号：CN103531480B

公开(公告)日：2018-05-29

申请号：CN201310265352.5

申请日：2013-06-28

Applicant: 恩智浦美国有限公司

Inventor： 陈伟泽 ,  H·M·鲍德 ,  R·J·德苏扎 ,  P·M·帕里斯

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L21/823481 ,  H01L21/761 ,  H01L21/823418 ,  H01L27/0629 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66659 ,  H01L29/7835 ,  H03K17/6871 ,  H03K17/74 ,  H03K2217/0018 ,  H03K2217/0036

Abstract: 本发明涉及带有漏极和隔离结构的半导体器件和驱动电路及制造方法。半导体器件和驱动电路包括具有第一导电类型的半导体衬底、隔离结构（包括下沉区域和埋层）、位于所述隔离结构所包含的衬底的区域中的有源器件以及二极管电路。所述埋层位于顶衬底表面之下，并具有第二导电类型。所述下沉区域在所述顶衬底表面和所述埋层之间延伸，并且具有所述第二导电类型。所述有源器件包括所述第二导电类型的漏极区域，以及所述二极管电路连接在所述隔离结构和所述漏极区域之间。所述二极管电路可包括一个或多个肖特基二极管和/或PN结二极管。在其它实施例中，所述二极管电路可包括一个或多个与所述肖特基二极管和/或PN结二极管串联和/或并联的电阻性网络。

公开(公告)号：CN104617140B

公开(公告)日：2018-05-22

申请号：CN201410026351.X

申请日：2014-01-21

Applicant: 南亚科技股份有限公司

Inventor： 吴铁将 ,  廖伟明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66666 ,  H01L21/265 ,  H01L21/28008 ,  H01L27/10823 ,  H01L27/10844 ,  H01L27/10855 ,  H01L27/10876 ,  H01L29/4236 ,  H01L29/66621 ,  H01L29/66659 ,  H01L29/76

Abstract: 本发明公开了一种凹入式沟道存取晶体管器件及其制造方法，所述晶体管器件包括：一半导体衬底，其上具有一沟渠，自半导体衬底的一主表面延伸至一预定深度；一埋入式栅极，设于沟渠的一下部；一栅极氧化层，设于埋入式栅极与半导体衬底之间；一漏极掺杂区，设于沟渠的一第一侧的半导体衬底中；以及一源极掺杂区，设于沟渠的一第二侧，其中源极掺杂区的结深度深于漏极掺杂区的结深度。一L型沟道区域介于漏极掺杂区与源极掺杂区之间，其顺着所述沟渠的第一侧的一侧壁表面至沟渠的一底部表面。

公开(公告)号：CN104701147B

公开(公告)日：2018-04-24

申请号：CN201410727433.7

申请日：2014-12-04

Applicant: 英飞凌科技股份有限公司

Inventor： W.彦切尔 ,  H-J.舒尔策 ,  W.舒施特雷德 ,  H.施特拉克 ,  H.韦伯

IPC: H01L21/26 ,  H01L29/06

CPC classification number: H01L29/0634 ,  H01L21/263 ,  H01L21/324 ,  H01L22/14 ,  H01L22/34 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/32 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/66712 ,  H01L29/7802 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明涉及包括质子辐照的制造半导体器件的方法和包括电荷补偿结构的半导体器件。一种制造半导体器件的方法包括在半导体衬底中形成电荷补偿器件结构。所述方法还包括测量涉及电荷补偿器件的电特性的值。基于测量值调整质子辐照和退火参数中的至少一个。基于经调整的质子辐照和退火参数中的所述至少一个，利用质子辐照半导体衬底，并且此后对半导体衬底退火。

公开(公告)号：CN103531631B

公开(公告)日：2018-03-09

申请号：CN201310265329.6

申请日：2013-06-28

Applicant: 恩智浦美国有限公司

Inventor： H·M·鲍德 ,  陈伟泽 ,  R·J·德苏扎 ,  P·M·帕里斯

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/762 ,  H01L21/336 ,  H01L27/11568 ,  H01L27/1157

CPC classification number: H01L27/04 ,  H01L21/02381 ,  H01L21/761 ,  H01L27/0629 ,  H01L27/092 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/0869 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7817 ,  H01L29/7835

Abstract: 本公开涉及带有通过电阻器电路互联的载流区域和隔离结构的半导体器件和驱动电路、及其制作方法。半导体器件和驱动电路的实施例包括具有第一导电类型的半导体衬底、隔离结构（包括下沉区域和埋层）、位于衬底的由隔离结构包含的部分内的有源器件以及电阻器电路。埋层位于顶衬底表面下方，并且具有第二导电类型。下沉区域延伸于顶衬底表面和该埋层之间，并且具有第二导电类型。有源器件包括载流区域（例如第一导电类型的源极区域和/或第二导电类型的漏极区域），以及电阻器电路连接在隔离结构和载流区域之间。电阻器电路可以包括一个或多个电阻网络以及可选地包括肖特基二极管和/或一个或多个与电阻网络串联和/或并联的PN结二极管。

公开(公告)号：CN107710410A

公开(公告)日：2018-02-16

申请号：CN201680037848.9

申请日：2016-05-19

Applicant: 酷星技术股份有限公司

Inventor： 许曙明

IPC: H01L27/06 ,  H01L21/336 ,  H01L21/8249

CPC classification number: H01L21/823835 ,  H01L21/28097 ,  H01L21/823418 ,  H01L21/823443 ,  H01L21/82345 ,  H01L21/823842 ,  H01L27/0922 ,  H01L29/402 ,  H01L29/4975 ,  H01L29/66507 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明揭示一种制造功率半导体装置的方法，其包含：形成具有包含第一金属硅化物材料的第一完全硅化栅极的至少一个横向扩散金属氧化物半导体LDMOS结构；及形成与所述LDMOS结构集成于相同衬底上的至少一个互补金属氧化物半导体CMOS结构，所述CMOS结构具有包含第二金属硅化物材料的第二完全硅化栅极。所述第一金属硅化物材料优选地包含硅化钨，且所述第二金属硅化物材料包含除硅化钨以外的材料。

公开(公告)号：CN104347417B

公开(公告)日：2018-01-02

申请号：CN201310338366.5

申请日：2013-08-05

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 韩秋华

IPC: H01L21/336 ,  H01L21/768

CPC classification number: H01L29/665 ,  H01L21/76834 ,  H01L21/76877 ,  H01L21/76895 ,  H01L21/76897 ,  H01L29/165 ,  H01L29/495 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/66659

Abstract: 一种MOS晶体管的形成方法，包括：对所述层间介质层进行刻蚀形成第一开口，所述第一开口的位置对应于金属栅极结构和漏区的位置，且所述第一开口暴露出金属栅极结构的顶部表面、金属栅极结构侧壁的部分表面和漏区对应的接触孔刻蚀停止层表面，去除金属栅极结构顶部表面的金属氧化物后，再利用干法化学预清洗工艺去除剩余的接触孔刻蚀停止层。由于在去除金属氧化物之前，第一开口暴露出金属栅极结构侧壁的部分表面，位于金属栅极结构侧壁的接触孔刻蚀停止层仍有部分剩余，不会在半导体衬底内形成凹陷，使得最终形成的MOS晶体管的漏电流较小。

公开(公告)号：CN107046033A

公开(公告)日：2017-08-15

申请号：CN201611216672.1

申请日：2016-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱振樑 ,  龚达渊 ,  霍克孝 ,  陈奕寰

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7836 ,  H01L23/5226 ,  H01L29/0615 ,  H01L29/1045 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/7835 ,  H01L27/0928 ,  H01L21/8238 ,  H01L27/0921

Abstract: 本发明公开了半导体结构。半导体结构包括：第一导电性的衬底；在衬底中形成的第一导电性的第一区；在第一区中形成的第一导电性的第二区，其中第二区具有比第一区更高的掺杂密度；在第二区中形成第二导电性的源极区；在衬底中形成的第二导电性的漏极区；在第二区中形成并且与源极区相邻的第一导电性的拾取区；以及在第二区的顶面上形成的抗蚀剂保护氧化物(RPO)层。本发明也公开了相关的制造方法。