公开(公告)号：CN1398046A

公开(公告)日：2003-02-19

申请号：CN02141058.5

申请日：2002-07-12

Applicant: 松下电器产业株式会社

Inventor： 楠本馨一 ,  熊丸知之 ,  安藤贵史 ,  后藤哲治

IPC: H03K19/0948

CPC classification number: H03K19/0016 ,  G05F1/56

Abstract: 一种半导体集成电路，在倒相电路的工作状态下，将端子(18)、端子(19)均设置为第一电源电位Vdd1。在非工作状态下，将端子(18)的电源电位降低到第二电源电位Vdd2(Vdd2＜＜Vdd1)。此时，如果设倒相电路的输入信号是H电平的电位Vdd2，则输出信号有必要保持工作状态下的接地电位(L电平)。为进行保持，有必要使PMOS晶体管的电导Gp和NMOS晶体管的电导Gn的关系为Gp＜Gn。因此，把PMOS晶体管的阱端子(19)设置为比所述下降的电源电位Vdd2还高的电位，保持Gp＜Gn。实现低耗电。

公开(公告)号：CN1232040C

公开(公告)日：2005-12-14

申请号：CN02141058.5

申请日：2002-07-12

Applicant: 松下电器产业株式会社

Inventor： 楠本馨一 ,  熊丸知之 ,  安藤贵史 ,  后藤哲治

IPC: H03K19/0948

CPC classification number: H03K19/0016 ,  G05F1/56

Abstract: 一种半导体集成电路，在倒相电路的工作状态下，将端子(18)、端子(19)均设置为第一电源电位Vdd1。在非工作状态下，将端子(18)的电源电位降低到第二电源电位Vdd2(Vdd2＜＜Vdd1)。此时，如果设倒相电路的输入信号是H电平的电位Vdd2，则输出信号有必要保持工作状态下的接地电位(L电平)。为进行保持，有必要使PMOS晶体管的电导Gp和NMOS晶体管的电导Gn的关系为Gp＜Gn。因此，把PMOS晶体管的阱端子(19)设置为比所述下降的电源电位Vdd2还高的电位，保持Gp＜Gn。实现低耗电。