电容性负荷驱动电路和等离子体显示面板

    公开(公告)号:CN101399002A

    公开(公告)日:2009-04-01

    申请号:CN200810168915.8

    申请日:2008-09-27

    Abstract: 一种电容性负荷驱动电路和等离子体显示面板,其中扫描驱动部(202)包括:移位寄存器部(11),接受扫描数据信号(8)和扫描时钟信号(9);多个脉冲宽度控制电路(211),分别接受移位寄存器部(11)的输出信号和负极性脉冲宽度控制信号(220),分别输出使用负极性脉冲宽度控制信号(220)控制了脉冲宽度的信号;消隐部(12),接受多个脉冲宽度控制电路(211)的输出信号和消隐信号(10);以及多个高电压输出部,对通过消隐部(12)输入的多个脉冲宽度控制电路(211)的各输出信号进行放大,将控制了脉冲宽度的负极性脉冲依次输出到扫描电极。由此提供一种能够与时钟频率的上升对应,并且能够分别调整施加到扫描电极的负极性脉冲的宽度的PDP。

    驱动电路
    7.
    发明公开

    公开(公告)号:CN1744175A

    公开(公告)日:2006-03-08

    申请号:CN200510097814.2

    申请日:2005-08-30

    Abstract: 本发明提供一种即使自低压电源供给的电源电压VDD比推荐工作电源电压低,也能够防止CMOS输出部的穿通电流发生的驱动电路。该驱动电路包括:电平移位部(13)和CMOS输出部(14),其中电平移位部(13)具有源极与高压电源连接、漏极与IN4连接、栅极与IN5连接的P型MOS晶体管(2),源极与高压电源连接、漏极与IN5连接、栅极与IN4连接的P型MOS晶体管(3),源极接地、漏极与IN4连接、栅极接收低压信号的N型MOS晶体管(5),以及源极接地、漏极与IN5连接的N型MOS晶体管(6);CMOS输出部(14)具有P型MOS晶体管(1)及N型MOS晶体管(4);P型MOS晶体管(2)的驱动电流比N型MOS晶体管(5)的驱动电流大。

    多沟道半导体集成电路
    10.
    发明公开

    公开(公告)号:CN101282115A

    公开(公告)日:2008-10-08

    申请号:CN200810083556.6

    申请日:2008-03-12

    CPC classification number: H03K3/35613

    Abstract: 本发明公开了一种多沟道半导体集成电路。该半导体集成电路包括:高侧晶体管、低侧晶体管、驱动高侧晶体管的电平位移电路以及驱动低侧晶体管的预驱动电路,且以高侧晶体管与低侧晶体管的连接点作为输出端。电平位移电路还包括:栅极被预驱动电路驱动的第一及第二N型MOS晶体管、以及阳极连接在未连接高侧晶体管的栅极的第一及第二N型MOS晶体管的漏极上且阴极连接在输出端的二极管。

Patent Agency Ranking