高速缓冲存储器及其控制方法

    公开(公告)号:CN100517274C

    公开(公告)日:2009-07-22

    申请号:CN200580009226.7

    申请日:2005-03-16

    CPC classification number: G06F12/0862 G06F2212/6028

    Abstract: 本发明的高速缓冲存储器具有预测处理部(39),该预测处理部(39)根据由处理器所输出的存储器的访问的进行状况来预测下一个应该预取的线地址;预测处理部(39)具有预取部(414)和触摸部(415),该预取部(414)从存储器中将所预测的线地址的数据预取到高速缓冲存储器中,该触摸部(415)不将数据从存储器中加载到高速缓冲存储器上,而是将所预测的线地址作为标签设定到高速缓存项,并使有效标志有效。

    编译装置及编译方法
    10.
    发明授权

    公开(公告)号:CN100392596C

    公开(公告)日:2008-06-04

    申请号:CN200510052131.5

    申请日:2002-09-20

    CPC classification number: G06F9/3853 G06F9/30072 G06F9/3822

    Abstract: 处理器在执行阶段以前,用指令发出控制部31对超过搭载的运算器个数的指令解码,进行执行条件的判定,对于条件为假的指令,使该指令自身无效化,进行分配,使后续的有效指令有效地使用运算器(硬件)。编译装置进行安排,使执行条件为真的指令的个数不超过硬件并行度的上限。在各周期中,并行配置的指令个数自身可以超过硬件并行度。克服了以下问题:在条件执行指令中,当条件不成立时,作为无动作指令执行,使硬件的利用率低,有效性能下降。

Patent Agency Ranking