-
公开(公告)号:CN100524204C
公开(公告)日:2009-08-05
申请号:CN03160365.3
申请日:2003-09-25
Applicant: 松下电器产业株式会社
IPC: G06F9/38
CPC classification number: G06F9/30025 , G06F9/30014 , G06F9/30021 , G06F9/30036 , G06F9/30094 , G06F9/30145 , G06F9/3016 , G06F9/30167
Abstract: 本发明提供一种执行高性能SIMD运算的处理器等。其具备解码部(20)与运算部(40)等,一旦解码部(20)译码指令vcchk,则运算部(40)等判断条件标志寄存器CFR(32)的矢量条件标志VC0-VC3(110)是否全部为0,在全部为0的情况下,分别将条件标志寄存器CFR(32)的条件标志C4及C5设为1及0,在不全部为0的情况下,分别将条件标志C4及C5设为0及1。另外,在条件标志C0-C3中存储矢量条件标志VC0-VC3。
-
公开(公告)号:CN101151600A
公开(公告)日:2008-03-26
申请号:CN200680010553.9
申请日:2006-02-08
Applicant: 松下电器产业株式会社
CPC classification number: G06F12/12 , G06F12/0802 , G06F12/0893
Abstract: 本发明提供一种高速缓冲存储器系统,积极接收来自软件的控制进行处理,该高速缓冲存储器系统包括在处理器(1)和存储器(2)之间被设置的高速缓冲存储器(3)以及控制所述高速缓冲存储器的TAC(TransferandAttributeController)(4),TAC(4)通过执行处理器(1)预先规定的命令,来接收示出高速缓冲数据的传送及属性操作和指定该操作对象的地址的指令,并向所述高速缓冲存储器请求操作,该操作是对所述地址的操作且是所述指令示出的操作。
-
公开(公告)号:CN1269052C
公开(公告)日:2006-08-09
申请号:CN98117276.8
申请日:1998-06-16
Applicant: 松下电器产业株式会社
IPC: G06F15/00
CPC classification number: G06F9/324 , G06F9/30101 , G06F9/30167 , G06F9/322 , G06F9/3885 , G06F9/461
Abstract: 一种处理器,包括用于存储常量的常量寄存器36,用于对指令寄存器10中保存的指令的P0.0字段中所设置的格式码进行译码的格式译码器21,以及用于在格式译码器21译出应存在常量寄存器36中的常量被置于该指令中时,一边对常量寄存器中已存入的常量移位,一边将上述新的常量存入常量寄存器中的常量寄存器控制部件32。
-
公开(公告)号:CN1521618A
公开(公告)日:2004-08-18
申请号:CN200410005379.1
申请日:1998-08-28
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/30058 , G06F8/447 , G06F9/30021 , G06F9/30072 , G06F9/30094 , G06F9/30145 , G06F9/30167 , G06F9/30181 , G06F9/3842
Abstract: 一种译码和执行指令列的处理器,其特征在于,包括:输入装置,用于输入由分配在该处理器的指令集中的指令构成的指令列;译码装置,可以对分配到所述指令集中的指令译码并对所述输入装置输入的指令列中的每一个指令逐一译码,条件标记,用于保持预定条件成立与否的判断结果;判断装置,在所述译码装置对第一条件译码时,判断该第一条件是否成立,并将该判断结果保持到所述条件标记中,在所述译码装置对第二条件译码时,判断该第二条件是否成立,并将该判断结果保持到所述条件标记中;执行装置,在所述译码装置对条件成立时执行指令所包含的操作代码进行译码的情况下,只有所述条件标记所保持的判断结果成立时,才执行该操作代码表示的操作。
-
公开(公告)号:CN1497435A
公开(公告)日:2004-05-19
申请号:CN03160365.3
申请日:2003-09-25
Applicant: 松下电器产业株式会社
IPC: G06F9/38
CPC classification number: G06F9/30025 , G06F9/30014 , G06F9/30021 , G06F9/30036 , G06F9/30094 , G06F9/30145 , G06F9/3016 , G06F9/30167
Abstract: 本发明提供一种执行高性能SIMD运算的处理器等。其具备解码部(20)与运算部(40)等,一旦解码部(20)译码指令vcchk,则运算部(40)等判断条件标志寄存器CFR(32)的矢量条件标志VC0-VC3(110)是否全部为0,在全部为0的情况下,分别将条件标志寄存器CFR(32)的条件标志C4及C5设为1及0,在不全部为0的情况下,分别将条件标志C4及C5设为0及1。另外,在条件标志C0-C3中存储矢量条件标志VC0-VC3。
-
公开(公告)号:CN1219703A
公开(公告)日:1999-06-16
申请号:CN98120299.3
申请日:1998-08-28
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/30058 , G06F8/447 , G06F9/30021 , G06F9/30072 , G06F9/30094 , G06F9/30145 , G06F9/30167 , G06F9/30181 , G06F9/3842
Abstract: 一种处理器,设有:在第一条件与第二条件具有互相排他的关系时,当含有特定操作代码和第一条件的第一条件指令被分配到该处理器的指令集中时,含有上述特定操作代码和第二条件的第二条件指令则不被分配,用于保持执行结果的状态的保持装置;用于对第一条件指令进行译码的译码装置;用于根据上述状态以判断是否满足第一条件的判断装置;以及,在满足时执行操作的执行装置。
-
公开(公告)号:CN1879092B
公开(公告)日:2010-05-12
申请号:CN200480033377.1
申请日:2004-09-08
Applicant: 松下电器产业株式会社
CPC classification number: G06F12/0842 , G06F12/0848 , G06F12/121 , G06F12/126
Abstract: 本发明的高速缓冲存储器为N-路组联方式的高速缓冲存储器,包括:控制寄存器,示出N个通路中的1个或多个通路;控制单元,使控制寄存器示出的通路激活;以及更新单元,对控制寄存器的内容进行更新,上述控制单元对由控制寄存器所示出的激活通路以外的通路至少限制置换。
-
公开(公告)号:CN100517274C
公开(公告)日:2009-07-22
申请号:CN200580009226.7
申请日:2005-03-16
Applicant: 松下电器产业株式会社
IPC: G06F12/08
CPC classification number: G06F12/0862 , G06F2212/6028
Abstract: 本发明的高速缓冲存储器具有预测处理部(39),该预测处理部(39)根据由处理器所输出的存储器的访问的进行状况来预测下一个应该预取的线地址;预测处理部(39)具有预取部(414)和触摸部(415),该预取部(414)从存储器中将所预测的线地址的数据预取到高速缓冲存储器中,该触摸部(415)不将数据从存储器中加载到高速缓冲存储器上,而是将所预测的线地址作为标签设定到高速缓存项,并使有效标志有效。
-
公开(公告)号:CN100424658C
公开(公告)日:2008-10-08
申请号:CN200480027116.9
申请日:2004-11-02
Applicant: 松下电器产业株式会社
CPC classification number: G06F12/126 , G06F12/121
Abstract: 本发明的高速缓冲存储器包括:W标志设定部(40),对于保持高速缓冲的单位数据的每个高速缓冲项目,将表示存取顺序的顺序数据与实际的存取顺序相反地进行变更;以及替换部(39),根据变更后的顺序数据来选择并替换应替换的高速缓冲项目。
-
公开(公告)号:CN100392596C
公开(公告)日:2008-06-04
申请号:CN200510052131.5
申请日:2002-09-20
Applicant: 松下电器产业株式会社
IPC: G06F9/45
CPC classification number: G06F9/3853 , G06F9/30072 , G06F9/3822
Abstract: 处理器在执行阶段以前,用指令发出控制部31对超过搭载的运算器个数的指令解码,进行执行条件的判定,对于条件为假的指令,使该指令自身无效化,进行分配,使后续的有效指令有效地使用运算器(硬件)。编译装置进行安排,使执行条件为真的指令的个数不超过硬件并行度的上限。在各周期中,并行配置的指令个数自身可以超过硬件并行度。克服了以下问题:在条件执行指令中,当条件不成立时,作为无动作指令执行,使硬件的利用率低,有效性能下降。
-
-
-
-
-
-
-
-
-