-
公开(公告)号：CN1825481A
公开(公告)日：2006-08-30
申请号：CN200610008596.5
申请日：2006-02-17
Applicant: 株式会社日立制作所 , 尔必达存储器株式会社
CPC classification number: G11C15/04 , G11C15/043
Abstract: 课题是实现具备CAM的半导体器件的高速化或功耗的降低。把不同相位的控制时钟分配给已分割成多个存储区BK1、BK2的存储区阵列，用不同的相位进行词条和检索关键字的处理(读出动作、检索动作)。存储区化的存储区阵列，由分割得更小的多个子阵列SARYU、SARYL构成，在2个子阵列SARYU、SARYL中共用读写检索电路群RWSBK内的读出放大器。这时，就成为从双方的子阵列SARYU、SARYL把位线每个一条地连接到读出放大器上的所谓的开放位线构成。把同一个检索表登录在多个存储区BK1、BK2内，依次反复地将连续输入的检索关键字输入到多个存储区BK1、BK2中，与不同相位的控制时钟同步地进行检索动作。
-
公开(公告)号：CN1260810C
公开(公告)日：2006-06-21
申请号：CN00816039.2
申请日：2000-11-29
Applicant: 株式会社日立制作所
IPC: H01L21/8242 , H01L27/108 , G11C11/401
CPC classification number: H01L27/10894 , G11C11/4097 , H01L27/10897
Abstract: 在进行读出放大器交互配置的情况下，作为从子存储器阵列(SMA)向读出放大器(SA)引出数据线的方式，把在子存储器阵列内连续的2条或者交错地把2条数据线夹在中间的2条数据线，连接到相邻的读出放大器上。说得更详细点，采用使被夹持在连接到2个相邻的读出放大器上的每一条数据线之间的数据线的条数变成为偶数(0、2、4…)的办法，就可以避免在读出放大器块与子存储器阵列的连接部分处的断线、短路，因而使布局变得容易起来。
-
公开(公告)号：CN1645514A
公开(公告)日：2005-07-27
申请号：CN200410081864.7
申请日：2004-12-24
Applicant: 株式会社日立制作所 , 尔必达存储器株式会社
IPC: G11C15/04
CPC classification number: G11C15/04 , G11C15/043
Abstract: 本发明通过高效率地存储范围被指定的IP地址，减少必要的条目数，从而提高TCAM的存储器容量。本发明的具有代表性的一种装置如下：使存储信息(条目)和输入信息(比较信息或检索键)成为某一个位一定是逻辑值‘1’的公共的成组编码。此外，使匹配线成为分层结构，在多条副匹配线与多条搜索线的交点上设置存储器单元，进而使副匹配线通过副匹配判定电路与主匹配线分别连接，在主匹配线上设置主匹配判定电路。
-
公开(公告)号：CN1093201A
公开(公告)日：1994-10-05
申请号：CN94101411.8
申请日：1994-02-19
Applicant: 株式会社日立制作所
CPC classification number: G11C29/44 , G06F11/006 , G11C7/1045
Abstract: 将一个设有按照存入非易失存储元件中的信息，来选择存储器功能的功能选择电路的半导体芯片密封在封装内，而且通过在上述状态或半导体芯片被安装在印刷板的状态下写入非易失存储器元件，最后设置存储器功能。通过根据上述过程来设置半导体存储器类型，从圆片工艺到组装步骤的过程都能变得相同，因此，可便于批量生产和生产控制。可在短期内提供具有符合用户技术规格的存储器功能的半导体存储器。
-
公开(公告)号：CN1391702A
公开(公告)日：2003-01-15
申请号：CN00816039.2
申请日：2000-11-29
Applicant: 株式会社日立制作所
IPC: H01L21/8242 , H01L27/108 , G11C11/401
CPC classification number: H01L27/10894 , G11C11/4097 , H01L27/10897
Abstract: 在进行读出放大器交互配置的情况下，作为从子存储器阵列(SMA)向读出放大器(SA)引出数据线的方式，把在子存储器阵列内连续的2条或者交错地把2条数据线夹在中间的2条数据线，连接到相邻的读出放大器上。说得更详细点，采用使被夹持在连接到2个相邻的读出放大器上的每一条数据线之间的数据线的条数变成为偶数(0、2、4…)的办法，就可以避免在读出放大器块与子存储器阵列的连接部分处的断线、短路，因而使布局变得容易起来。
-
Patent Agency Ranking
公开(公告)号：CN1162845A
公开(公告)日：1997-10-22
申请号：CN97102023.X
申请日：1997-01-10
Applicant: 株式会社日立制作所
IPC: H01L27/108 , H01L27/10 , H01L21/8242 , H01L21/822 , H01L21/768
CPC classification number: H01L27/10894 , H01L27/10814 , H01L27/10873 , H01L27/10882 , H01L27/10885 , H01L2924/0002 , Y10S257/915 , H01L2924/00
Abstract: DRAM的存储器单元选择MISFET Qt的栅电极8A(字线)的薄层电阻和位线BL1、BL2的薄层电阻分别等于或小于2Ω/□。在形成栅电极8A(字线)或位线BL1、BL2的步骤期间形成周边电路的互连，由此可减少制造DRAM的步骤的数目。
-
公开(公告)号：CN1129356A
公开(公告)日：1996-08-21
申请号：CN95115539.3
申请日：1995-08-10
Applicant: 株式会社日立制作所
IPC: H01L21/82 , H01L21/8242
CPC classification number: H01L27/10844 , H01L27/1052
Abstract: 一种制造半导体集成电路器件的方法，包括：将半导体衬底的第二表面部分做成凹槽；在其第一表面部分处制作第一电路区元件，而在第二表面部分处制作第二电路区元件，第一电路区和第二电路区的元件在垂直于半导体衬底表面部分的方向上具有相对小和大的尺寸；制作一隔离膜以覆盖第一和第二电路区，使隔离膜的第一和第二部分间产生高程差；将隔离膜化学机械整平以抑制其高程差；以及在提高了聚焦裕度的情况下，在隔离膜上制作布线导体。
-
公开(公告)号：CN1115101A
公开(公告)日：1996-01-17
申请号：CN95101903.1
申请日：1995-02-06
Applicant: 株式会社日立制作所
Abstract: 一种半导体存储器，其存储器阵列带有一1MOS型存储器单元矩阵，其高速存储器阵列带有一3MOS型存储器单元矩阵，其中X系统选取高速存储器阵列的操作由地址储存电路和地址比较器执行，前者储存分配给写/读字线的X地址，后者比较存储于前者的数据和X系统地址信号。当高速存储器阵列中有数据时从其中输出读出信号，当字线具有的数据与其相同时把储存存储器阵列中的位线放大信号传送到高速存储器阵列以刷新高速存储器阵列。
-
公开(公告)号：CN1092898A
公开(公告)日：1994-09-28
申请号：CN94100573.9
申请日：1994-01-24
Applicant: 株式会社日立制作所
IPC: G11C21/00 , H01L27/108
CPC classification number: G11C11/4097 , G11C11/4091
Abstract: 一种采用对成对MOSFET特性偏差进行补偿的读出放大器的动态RAM，位线的寄生电容至少是存储单元的电容的20倍。每根位线被开关MOSFET分成两部分，需要时可以断开。电路中提供了许多组存储器矩阵，每一组包括一个开关MOSFET，用于互连与读出放大器相连的公共源极线，因此在它们之间可以对公共源极线进行循环充电。
-
公开(公告)号：CN1702869A
公开(公告)日：2005-11-30
申请号：CN200510073838.4
申请日：2005-05-24
Applicant: 株式会社日立制作所 , 尔必达存储器株式会社
IPC: H01L27/108 , G11C11/34
CPC classification number: G11C11/405 , G11C11/4097 , H01L27/0207 , H01L27/108 , H01L27/10814 , H01L27/10873
Abstract: 提供一种半导体存储装置，能实现高速工作，或能实现高集成化且高速工作。将晶体管(MT1、MT2)配置在连接存储信息的电容器(CAP)的扩散层区(DIFF(SN))的两侧，将各个晶体管(MT1、MT2)的另一扩散层区(DIFF)连接在同一条位线(BL)上。对存储单元(MC)进行存取时，将两个晶体管(MT1、MT2)激活，进行读出。另外对存储单元(MC)进行写入工作时，用两个晶体管(MT1、MT2)将电荷写入电容器中。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.025 seconds)
