-
公开(公告)号：CN107393919B
公开(公告)日：2021-03-16
申请号：CN201710312147.8
申请日：2017-05-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/092 , H01L21/8238
Abstract: 本公开实施例涉及一种形成集成芯片的方法和相关形成方法，该集成芯片具有以不规则间距设置的中段制程(MOL)结构。在一些实施例中，集成芯片具有带有多个源极/漏极区的阱区。多个栅极结构以规则的间距设置在阱区上方。多个中段制程(MOL)结构横向交错在多个栅极结构的一些之间且以不规则间距设置在阱区上方，该不规则间距具有大于规则间距的第一间距。由于MOL结构具有带有大于规则间距的第一间距的不规则间距，多个栅极结构的一个或多个通过减少寄生电容的空间与最近的栅极或MOL结构间隔开。本发明实施例涉及用于性能增强的伪MOL去除。
-
公开(公告)号：CN109509697B
公开(公告)日：2021-01-22
申请号：CN201711275062.3
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02
Abstract: 一种用第一光刻技术和不同的第二光刻技术制造集成电路(IC)的方法，该方法包括提供具有IC图案的IC的布局；并且从该布局导出图案。该图案具有顶点和连接一些顶点的棱边。该顶点代表IC图案。将棱边分成至少两种类型，第一类型连接将分别用第一光刻技术和第二光刻技术图案化的两个顶点，第二类型连接将在相同的工艺中使用第一光刻技术图案化，或者将分别用第一和第二光刻技术图案化的两个顶点。该方法还包括将顶点分解成第一子集和第二子集，其中，将在晶圆上分别使用第一和第二光刻技术图案化对应于第一和第二子集的IC图案。本发明实施例涉及用于半导体制造的混合双重图案化方法。
-
公开(公告)号：CN106469235B
公开(公告)日：2020-10-23
申请号：CN201510859455.3
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 本发明提供一集成电路设计制造方法以及集成电路设计系统。该集成电路设计制造方法包括：接收一集成电路版图文件；以及对集成电路版图文件执行一反式电子束技术工艺以产生一最终掩膜图案，其中反式电子束技术工艺使用一单一反式电子束技术模型以模拟一掩膜工艺以及晶圆工艺。
-
公开(公告)号：CN111258174A
公开(公告)日：2020-06-09
申请号：CN201911199854.6
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种光微影图案化系统包括：一光罩，其具有图案化特征；一薄膜，其具有多个开口；一辐射源，其用以发射辐射以反射及/或投射该些图案化特征；及一或多个反射镜，其用以将所反射及/或投射的图案化特征引导至一晶圆上。该薄膜用以保护该光罩免受颗粒及浮动污染物的影响。该多个开口占该薄膜的侧表面面积的5％至99.9％。该薄膜可在该些图案化特征的一侧上附接至该光罩、置放在该辐射源与该晶圆之间的一光路旁侧，或置放在反射镜与该辐射源之间的一光路中。该薄膜中的该多个开口由多种条形材料形成，或形成为一蜂巢状结构或一网状结构。
-
公开(公告)号：CN111125995A
公开(公告)日：2020-05-08
申请号：CN201911036040.0
申请日：2019-10-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/398
Abstract: 本揭露的实施例提供用于产生测试图案的系统和方法。在不同实施例中，系统和方法利用机器学习使其符合特定于半导体制程或特殊元件型态的设计规则。一种测试图案产生系统，包含测试图案产生电路，其在使用时包括以下步骤：接收杂讯影像；根据杂讯影像产生图案影像；以及根据图案影像产生测试图案，测试图案由电子元件设计布局的复数个几何形状所表示，其中电子元件设计布局不具有设计规则检查错误。
-
Patent Agency Ranking
公开(公告)号：CN111123640A
公开(公告)日：2020-05-08
申请号：CN201911024414.7
申请日：2019-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/36
Abstract: 一种半导体元件的光罩的制造方法，包含接收对应于该半导体元件的遮罩图案的多个热点区域。将多个热点区域分类为二个或更多热点群组。热点群组包含至少两热点区域的第一热点群组，其中相同或相似的热点区域被分类至相同的热点群组。校正第一热点群组的第一热点区域，以产生第一热点群组的第一热点区域的优化。使用第一热点群组的第一热点区域的优化来校正第一热点群组的其他热点区域，以产生第一热点群组的该些其他热点区域的优化。
-
公开(公告)号：CN110780545A
公开(公告)日：2020-02-11
申请号：CN201910702769.0
申请日：2019-07-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种制造半导体元件的方法包括在半导体基板上描绘的曝光场矩阵中的每个曝光场中沿晶粒矩阵中的X轴划分多个晶粒，其中X轴平行于包围曝光场矩阵的最小矩形的边缘。在晶粒矩阵中沿Y轴划分多个晶粒，其中Y轴垂直于X轴。形成序列SNx0、SNx1、SNx、SNxr、SNy0、SNy1、SNy与SNyr。p*(Nbx+1)-2个步进操作在第三方向上执行，并且交替执行第一序列曝光/步进/曝光操作与第二序列曝光/步进/曝光操作于任何两个相邻的步进操作之间、第一步进操作之前与最后步进操作之后。每个步进操作的距离按次序遵循序列SNx。
-
公开(公告)号：CN110660661A
公开(公告)日：2020-01-07
申请号：CN201910572254.3
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/306 , H01L21/66
Abstract: 一种半导体元件制造方法，在基板之上形成底层结构。在底层结构之上形成薄膜。测量薄膜的表面形貌，并将表面形貌存储为形貌数据。使用方向性蚀刻执行局部蚀刻，并扫描基板，使得薄膜的整个表面承受方向性蚀刻。根据形貌数据调整方向性蚀刻的电浆束强度。
-
公开(公告)号：CN105789049B
公开(公告)日：2019-06-21
申请号：CN201410808179.3
申请日：2014-12-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/3065
Abstract: 本发明公开了用于图案化鳍式场效应晶体管(FinFET)器件的鳍的方法。一种示例性方法包括：提供半导体衬底，在半导体衬底上形成多个细长突出物，细长突出物在第一方向上延伸，以及形成覆盖细长突出物的第一部分的掩模，该掩模由具有第一蚀刻速率的第一材料形成。该方法也包括：形成围绕掩模的间隔件，间隔件由蚀刻速率低于第一材料的蚀刻速率的第二材料形成，掩模和间隔件一起覆盖细长突出物的第二部分，细长突出物的第二部分大于细长突出物的第一部分。而且，该方法包括去除多个细长突出物的未由掩模和间隔件覆盖的剩余部分。
-
公开(公告)号：CN109782529A
公开(公告)日：2019-05-21
申请号：CN201811359663.7
申请日：2018-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/36
Abstract: 一种掩模制造方法，包括通过调整多个参数，以校正光学邻近校正(OPC)模型，参数包括第一参数和第二参数，其中第一参数代表由电子束光刻机台引起的长程效应，并且第二参数代表半导体结构的几何特征或制造半导体结构的制程，电子束光刻机台用于制造掩模，掩模被使用以制造半导体结构、产生装置布局、计算出装置布局的第一网栅(grid)图案密度图、至少基于校正后的光学邻近校正模型和装置布局的第一网栅图案密度图，产生长程校正图、以及至少基于所产生的长程校正图和校正后的光学邻近校正模型，执行光学邻近校正以产生校正后的掩模布局。
-
-
-
-
-
-
-
-
-
Search Results
237
records
(took 0.053 seconds)
