-
公开(公告)号：CN107885043A
公开(公告)日：2018-04-06
申请号：CN201710757121.4
申请日：2017-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G06F17/5081 , G03F1/70 , G03F1/78 , G06F17/5068 , G06F2217/12 , G03F7/705
Abstract: 一种用于增进微影可印性的方法。此方法的一示例包括接收集成电路(IC)设计布局并使用IC设计布局进行光源电子束最佳化(SBO)制程以产生掩模射域图与照射光源图，其中SBO制程使用SBO模型，其同时使用掩模射域图模拟掩模制作制程以及使用照射光源图模拟晶圆制作制程。使用掩模射域图来制作掩模且使用照射光源图制作晶圆(在一些实施例中，使用掩模射域图制作的掩模)。晶圆包括与由IC设计布局定义的目标晶圆图案对应的最终晶圆图案。此方法可以有效减少(或消除)最终晶圆图案与目标晶圆图案之间的差异。
-
公开(公告)号：CN108227393B
公开(公告)日：2021-11-23
申请号：CN201710982998.3
申请日：2017-10-20
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 一种目标最佳化方法，包括接收一集成电路设计布局的一目标图案，其中目标图案具有一对应的目标轮廓；修改该目标图案，其中该修改后的目标图案具有一对应的修改目标轮廓；以及当该修改后的目标图案达到一限制层对该目标图案所定义的功能性时，产生一最佳化的目标图案。该最佳化方法还可包括，根据该限制层定义出一成本函数，该成本函数根据该目标图案的轮廓与该限制层之间的空间关系来定义。
-
公开(公告)号：CN106469234A
公开(公告)日：2017-03-01
申请号：CN201510853068.9
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 本发明涉及基于模型的规则表产生。具体的，本发明提供一种用于制造半导体装置的方法，其包含例如从设计室接收集成电路IC布局图案。在一些实施例中，利用过程模拟模型以通过反向光刻技术ILT过程产生自由形式布局图案。所述过程模拟模型经配置以模拟用于所述IC布局图案的处理条件。在各种实施例中，所述自由形式布局图案与所述IC布局图案相关联。在一些实例中，产生简化布局图案，其中所述简化布局图案是所述自由形式布局图案的近似。之后，基于所述简化布局图案可以计算亚分辨率辅助特征SRAF规则且可以产生SRAF规则表。
-
公开(公告)号：CN103383521A
公开(公告)日：2013-11-06
申请号：CN201310003792.3
申请日：2013-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/28
CPC classification number: G03F1/28
Abstract: 本公开提供一种光掩模。该光掩模包括衬底。该光掩模还包括多个设置在衬底上的图案。每个图案均在不同的方向上以不同的量从相邻图案处进行相移。本公开还包括了一种执行光刻工艺的方法。该方法包括在晶圆上方形成可图案化层。该方法还包括对该可图案化层执行曝光工艺。至少部分地通过相移的光掩模来执行该曝光工艺。相移的光掩模包括多个图案，这些图案中的每个均在不同方向上以不同的量从相邻图案处进行相移。该方法包括图案化该可图案化层。本发明还提供了一种各向异性相移掩模。
-
公开(公告)号：CN108228956B
公开(公告)日：2023-10-24
申请号：CN201710882024.8
申请日：2017-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/39 , G06F30/398 , G06F111/10 , G06F111/06
Abstract: 一种优化晶圆制程模拟的方法，包括建立用于模拟在晶圆中制造结构的模拟程序。模拟程序包括各自用于模拟多个晶圆制造操作的多个模拟操作，且还包括测试该结构的操作，此操作产生表示结构的品质的结果。每一个模拟操作具有相应的可调整制程参数。上述方法还包括为每一个制程参数指定相应的可工作范围，以及使用晶圆制程模拟器通过迭代操作来运行模拟程序直到结果实现最佳化。在运行模拟程序的期间，每两次连续的迭代操作在两个不同的制程参数的可工作范围中调整制程参数，或在相同制程参数的可工作范围中以相反趋势调整相同制程参数。
-
Patent Agency Ranking
公开(公告)号：CN109782528B
公开(公告)日：2022-06-28
申请号：CN201811334345.5
申请日：2018-11-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/36
Abstract: 本文提供了用于执行光学邻近修正和用于形成光掩模的技术的各个实例。在一些实例中，接收布局，布局包括要在光掩模上形成的形状。确定用于形状的多个目标光刻轮廓，多个目标光刻轮廓包括用于第一组工艺条件的第一目标轮廓和用于第二组工艺条件的与第一目标轮廓不同的第二目标轮廓。执行布局的光刻模拟以在第一组工艺条件下产生第一模拟轮廓，并且在第二组工艺条件下产生第二模拟轮廓。基于第一模拟轮廓和第一目标轮廓之间以及第二模拟轮廓和第二目标轮廓之间的边缘放置误差确定对布局的修改。本发明的实施例还涉及光学邻近修正和光掩模。
-
公开(公告)号：CN106469234B
公开(公告)日：2021-01-12
申请号：CN201510853068.9
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/398
Abstract: 本发明涉及基于模型的规则表产生。具体的，本发明提供一种用于制造半导体装置的方法，其包含例如从设计室接收集成电路IC布局图案。在一些实施例中，利用过程模拟模型以通过反向光刻技术ILT过程产生自由形式布局图案。所述过程模拟模型经配置以模拟用于所述IC布局图案的处理条件。在各种实施例中，所述自由形式布局图案与所述IC布局图案相关联。在一些实例中，产生简化布局图案，其中所述简化布局图案是所述自由形式布局图案的近似。之后，基于所述简化布局图案可以计算亚分辨率辅助特征SRAF规则且可以产生SRAF规则表。
-
公开(公告)号：CN108228956A
公开(公告)日：2018-06-29
申请号：CN201710882024.8
申请日：2017-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G03F7/705 , G03F9/708 , H01L23/544 , H01L2223/54426 , G06F17/5068 , G06F17/5081
Abstract: 一种优化晶圆制程模拟的方法，包括建立用于模拟在晶圆中制造结构的模拟程序。模拟程序包括各自用于模拟多个晶圆制造操作的多个模拟操作，且还包括测试该结构的操作，此操作产生表示结构的品质的结果。每一个模拟操作具有相应的可调整制程参数。上述方法还包括为每一个制程参数指定相应的可工作范围，以及使用晶圆制程模拟器通过迭代操作来运行模拟程序直到结果实现最佳化。在运行模拟程序的期间，每两次连续的迭代操作在两个不同的制程参数的可工作范围中调整制程参数，或在相同制程参数的可工作范围中以相反趋势调整相同制程参数。
-
-
公开(公告)号：CN119781239A
公开(公告)日：2025-04-08
申请号：CN202510197551.X
申请日：2019-07-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种极紫外光光罩包括吸收层，具有折射率范围为0.87至1.02、消光系数范围为0.065至0.085、以及厚度范围为33.5nm至43.5nm。另一种极紫外光光罩包括吸收层，具有折射率范围为0.87至1.02、消光系数范围为0.085至0.105、以及厚度范围为25.5nm至35.5nm。另一个极紫外光光罩包括吸收层，具有折射率范围0.895至0.950、消光系数范围为0.0600至0.0610、以及厚度范围从30nm至39nm或者50nm至55nm。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.032 seconds)
