-
公开(公告)号：CN1319170C
公开(公告)日：2007-05-30
申请号：CN200410070965.4
申请日：2004-07-21
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/5227 , H01F17/0013 , H01F2017/008 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭露一种具有高品质因子的电感及其制造方法。该电感包括：一基底、一内层电感层、一保护层、一顶部电感层以及一焊接区电感层。其中，介电层覆盖于基底表面，且具有至少一介电层开口，另外，内层电感层设置于介电层内。顶部电感层填满介电层开口，且与内层电感层电性连接。还有，保护层设置于介电层表面，且具有一保护层开口，以露出顶部电感层。此外，焊接区电感层填满保护层开口，且与顶部电感层电性连接。将一部分电感制作于介电层内部，另一部分的电感于制作组件区的焊接区的同时以铜铝合金材质制作于保护层表面，如此一来，可以大幅增加介电层内的电感部分，又可降低阻值(Rs)。因此可增高品质因子，又可扩大其适用的频率范围。
-
公开(公告)号：CN1967846A
公开(公告)日：2007-05-23
申请号：CN200610136698.5
申请日：2006-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/082
CPC classification number: H01L29/0692 , H01L29/735
Abstract: 提供一种具有增进电流增益的横向双载子接面电晶体与其形成方法。该电晶体包含一在基板上形成属于第一导通类型的井区，至少一射极位于井区内，属于与第一导通类型相反的第二导通类型，其中至少一射极中的每一个系彼此连接；复数个集极，位于该井区内，属于第二导通类型其中复数个集极系彼此连接；以及复数个基极接点，位于井区内，属于第一导通类型，其中基极系彼此连接。最好让至少一射极的所有侧边与集极邻接，基极接点中无一与射极的侧边接触。邻近的射极、集极与基极接点系由井区中的间隔所隔开。
-
公开(公告)号：CN1624917A
公开(公告)日：2005-06-08
申请号：CN200410070965.4
申请日：2004-07-21
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/5227 , H01F17/0013 , H01F2017/008 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭露一种具有高品质因子的电感及其制造方法。该电感包括：一基底、一内层电感层、一保护层、一顶部电感层以及一焊接区电感层。其中，介电层覆盖于基底表面，且具有至少一介电层开口，另外，内层电感层设置于介电层内。顶部电感层填满介电层开口，且与内层电感层电性连接。还有，保护层设置于介电层表面，且具有一保护层开口，以露出顶部电感层。此外，焊接区电感层填满保护层开口，且与顶部电感层电性连接。将一部分电感制作于介电层内部，另一部分的电感于制作组件区的焊接区的同时以铜铝合金材质制作于保护层表面，如此一来，可以大幅增加介电层内的电感部分，又可降低阻值(Rs)。因此可增高品质因子，又可扩大其适用的频率范围。
-
公开(公告)号：CN111128990B
公开(公告)日：2025-03-18
申请号：CN201911052148.9
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/485 , H01L23/488 , H10D80/30
Abstract: 一种将光子管芯(oDie)和电子管芯(eDie)集成的集成电路封装件。更确切地说，集成电路封装件可包含以通信方式耦合到光子管芯和/或电子管芯中的至少一个的多个重分布层，其中模塑材料至少部分地包围光子管芯和/或电子管芯中的至少一个。
-
公开(公告)号：CN110875206B
公开(公告)日：2025-03-18
申请号：CN201910782807.8
申请日：2019-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/498 , H01L23/31 , H01L25/07
Abstract: 本公开涉及封装结构形成方法。一种封装结构包括形成在基板上的第一再分布结构，并且第一再分布结构包括第一导电线、第二导电线以及在第一导电线与第二导电线之间的第一重叠导电线。第一导电线具有第一宽度，与第一导电线平行的第二导电线具有第二宽度，并且第一重叠导电线具有大于第一宽度和第二宽度的第三宽度。封装结构包括形成在第一再分布结构上方的第一封装单元，第一封装单元包括第一半导体裸片和第一裸片堆叠，并且第一半导体裸片具有与第一裸片堆叠不同的功能。
-
Patent Agency Ranking
公开(公告)号：CN115910992A
公开(公告)日：2023-04-04
申请号：CN202210563103.3
申请日：2022-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/48
Abstract: 半导体器件包括：第一半导体管芯。半导体器件包括：再分布结构，设置在第一半导体管芯的第一侧上方并且包括多个层。多个层中的至少第一个包括：第一电源/接地平面，嵌入在介电材料中并且配置为为第一半导体管芯提供第一供给电压。第一电源/接地平面包围每个可操作地耦接至第一半导体管芯的多个第一导电结构以及分散在多个第一导电结构周围的多个第二导电结构。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN107799499B
公开(公告)日：2022-11-29
申请号：CN201710664209.1
申请日：2017-08-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/31 , H01L21/56
Abstract: 本揭露实施例揭露一种半导体封装结构及其制造方法。其中该半导体封装结构包含重布层RDL、第一芯片、至少一个第二芯片、囊封物及第三芯片。所述重布层具有彼此对置的第一表面及第二表面。所述第一芯片位于所述重布层的所述第一表面上方且电连接到所述重布层。所述第二芯片位于所述重布层的所述第一表面上方。所述第二芯片包含多个通孔结构。所述囊封物位于所述重布层的所述第一表面上方，其中所述囊封物包围所述第一芯片及所述第二芯片。所述第三芯片位于所述囊封物上方且透过所述第二芯片的所述通孔结构及所述重布层电连接到所述第一芯片。
-
公开(公告)号：CN109216289B
公开(公告)日：2022-07-01
申请号：CN201810344148.5
申请日：2018-04-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置封装包括重布线结构、第一半导体装置、多个第二半导体装置、至少一个翘曲调整组件及包封材料。所述第一半导体装置设置在重布线结构上。所述第二半导体装置设置在重布线结构上且环绕第一半导体装置。所述至少一个翘曲调整组件设置在所述多个第二半导体装置中的至少一者上。所述包封材料包封第一半导体装置、第二半导体装置及翘曲调整组件，其中所述翘曲调整组件的杨氏模量大于或等于所述包封材料的杨氏模量。
-
公开(公告)号：CN109216219B
公开(公告)日：2022-06-28
申请号：CN201810455793.4
申请日：2018-05-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/488
Abstract: 方法包括在载体上方形成再分布结构，再分布结构具有位于再分布结构的远离载体的表面上的导电部件；在再分布结构的表面上方形成导电柱；将管芯附接至再分布结构的邻近导电柱的表面，其中，管芯的管芯连接件电连接至再分布结构的导电部件；以及通过导电接头将预制衬底附接至导电柱，其中，导电接头位于导电柱上并且包括与导电柱不同的材料，其中，导电接头和导电柱将再分布结构电连接至预制衬底。本发明的实施例还涉及具有双侧金属布线的半导体封装件。
-
公开(公告)号：CN108346635B
公开(公告)日：2021-10-15
申请号：CN201810031872.2
申请日：2018-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L23/528 , H01L21/50 , H01L21/56
Abstract: 本发明实施例涉及半导体结构及其制造方法。本揭露提供一种半导体封装装置，所述半导体封装装置包含中介层裸片。所述中介层裸片包含半导体衬底及延伸穿过所述半导体衬底的多个贯穿硅通路TSV。所述半导体封装装置还包含：半导体裸片，其与所述中介层裸片间隔开；第一重布层，其安置在所述中介层裸片的第一侧上且将所述中介层裸片与所述半导体裸片电耦合；及第二重布层，其位于所述中介层裸片的与所述第一侧相对的第二侧上。
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.035 seconds)
