有源矩阵基板的制造方法
    12.
    发明公开

    公开(公告)号:CN111722446A

    公开(公告)日:2020-09-29

    申请号:CN202010186575.2

    申请日:2020-03-17

    Abstract: 有源矩阵基板的制造方法包含如下工序:(A),在基板上形成遮光层及下部导电层;(B),以覆盖遮光层及下部导电层的方式形成下部绝缘层;(C),在下部绝缘层上形成氧化物半导体层、栅极绝缘层及栅极电极;(D),以覆盖栅极电极及氧化物半导体层的方式形成层间绝缘层;(E),将源极接触孔及漏极接触孔形成于层间绝缘层,并且以使下部导电层的一部分露出的方式将连接部接触孔形成于层间绝缘层及下部绝缘层;以及(F),在层间绝缘层上形成源极电极、漏极电极及上部电极层。工序(E)包含:工序(e-1),在层间绝缘膜上形成光致抗蚀剂膜;及工序(e-2),使用多灰度级掩模将光致抗蚀剂膜曝光,之后进行显影,从而形成光致抗蚀剂层。

    半导体装置
    13.
    发明公开

    公开(公告)号:CN109585455A

    公开(公告)日:2019-04-05

    申请号:CN201811115059.X

    申请日:2018-09-25

    Abstract: 提供具备具有稳定的特性的可靠性高的氧化物半导体TFT的半导体装置。半导体装置中的至少1个薄膜晶体管(101)包括半导体层(7)、栅极电极(3)、栅极绝缘层(5)、源极电极(8)和漏极电极(9),半导体层具有层叠结构,上述层叠结构包括:多个沟道形成层,其包括第1沟道形成层(70A)和第2沟道形成层(70B);以及至少1个中间层,其包括配置于第1沟道形成层和第2沟道形成层之间的第1中间层(71a),第1沟道形成层(70A)配置于比第2沟道形成层(70B)靠栅极绝缘层侧的位置且与栅极绝缘层(5)接触,多个沟道形成层和至少1个中间层均是氧化物半导体层,多个沟道形成层分别具有比至少1个中间层高的迁移率。

    有源矩阵基板及其制造方法

    公开(公告)号:CN113764517B

    公开(公告)日:2024-10-18

    申请号:CN202110613024.4

    申请日:2021-06-02

    Abstract: 提供具备特性相互不同的多个氧化物半导体TFT的有源矩阵基板。一种有源矩阵基板,具备第1TFT和第2TFT,第1TFT具有第1氧化物半导体层和隔着第1栅极绝缘层配置在第1氧化物半导体层的一部分上的第1栅极电极,第1栅极绝缘层具有包含第1绝缘膜和配置在第1绝缘膜上的第2绝缘膜的层叠结构,第2TFT具有第2氧化物半导体层和第2栅极电极,第2氧化物半导体层具有比第1氧化物半导体层高的迁移率,第2栅极电极隔着第2栅极绝缘层配置在第2氧化物半导体层的一部分上,第2栅极绝缘层包含第2绝缘膜,并且不包含第1绝缘膜,在第2氧化物半导体层与基板之间还具备包含第1绝缘膜的下部绝缘层。

    半导体装置及其制造方法
    16.
    发明授权

    公开(公告)号:CN110246900B

    公开(公告)日:2022-11-18

    申请号:CN201910168669.4

    申请日:2019-03-06

    Abstract: 提供具备能具有高迁移率和高可靠性的氧化物半导体TFT的半导体装置。半导体装置具备薄膜晶体管,薄膜晶体管的半导体层具有包括包含In、Ga、Zn及Sn的下部氧化物半导体层和配置于下部氧化物半导体层上且包含In、Ga及Zn的上部氧化物半导体层的层叠结构,下部氧化物半导体层的厚度是20nm以下,下部氧化物半导体层中的Sn相对于全部金属元素的原子数比是5%以上,上部氧化物半导体层不包含Sn,或者上部氧化物半导体层中的Sn相对于全部金属元素的原子数比小于下部氧化物半导体层中的Sn相对于全部金属元素的原子数比,下部氧化物半导体层的侧面与下表面之间的第1角度小于上部氧化物半导体层的侧面与下表面之间的第2角度。

    有源矩阵基板及其制造方法

    公开(公告)号:CN113764517A

    公开(公告)日:2021-12-07

    申请号:CN202110613024.4

    申请日:2021-06-02

    Abstract: 提供具备特性相互不同的多个氧化物半导体TFT的有源矩阵基板。一种有源矩阵基板,具备第1TFT和第2TFT,第1TFT具有第1氧化物半导体层和隔着第1栅极绝缘层配置在第1氧化物半导体层的一部分上的第1栅极电极,第1栅极绝缘层具有包含第1绝缘膜和配置在第1绝缘膜上的第2绝缘膜的层叠结构,第2TFT具有第2氧化物半导体层和第2栅极电极,第2氧化物半导体层具有比第1氧化物半导体层高的迁移率,第2栅极电极隔着第2栅极绝缘层配置在第2氧化物半导体层的一部分上,第2栅极绝缘层包含第2绝缘膜,并且不包含第1绝缘膜,在第2氧化物半导体层与基板之间还具备包含第1绝缘膜的下部绝缘层。

    有源矩阵基板以及其制造方法

    公开(公告)号:CN112071860A

    公开(公告)日:2020-12-11

    申请号:CN202010444250.X

    申请日:2020-05-22

    Abstract: 本发明提供一种有源矩阵基板以及其制造方法。有源矩阵基板包括:基板;多个下部总线以及多个上部总线;下部绝缘层,位于多个下部总线与多个上部总线之间;氧化物半导体TFT,是配置在各像素区域的氧化物半导体TFT,包含配置在下部绝缘层上的氧化物半导体层;像素电极,配置在各像素区域;多个配线连接部,配置在非显示区域。各配线连接部包含:下部导电层,使用与多个下部总线相同的导电膜而形成;绝缘层,是在下部导电层上延伸设置的,包含下部绝缘层的绝缘层,包含露出下部导电层的一部分的第一开口部;其他导电层,在第一开口部内连接在下部导电层。多个下部总线以及下部导电层包含:包含金属层、和覆盖金属层的上面以及侧面的透明导电层。

    薄膜晶体管基板和薄膜晶体管基板的制造方法

    公开(公告)号:CN110783344A

    公开(公告)日:2020-02-11

    申请号:CN201910671345.2

    申请日:2019-07-24

    Abstract: 一种薄膜晶体管基板和薄膜晶体管基板的制造方法,抑制由第2金属膜的蚀刻引起的缺陷的发生。阵列基板具备:半导体膜;第1绝缘膜,其配置于半导体膜的上层侧;第1金属膜,其配置于第1绝缘膜的上层侧;第2绝缘膜,其配置于第1金属膜的上层侧;第2金属膜,其配置于第2绝缘膜的上层侧;源极配线,其包括第2金属膜;栅极电极,其包括第1金属膜;沟道区域,其包括半导体膜的一部分,以与栅极电极重叠的方式配置;源极区域,其是将半导体膜的一部分低电阻化而成的,通过至少在第2绝缘膜开口形成的接触孔连接到源极配线;漏极区域,其是将半导体膜的一部分低电阻化而成的;及像素电极,其是将半导体膜的一部分低电阻化而成的,与漏极区域相连。

    半导体装置及其制造方法
    20.
    发明公开

    公开(公告)号:CN110246900A

    公开(公告)日:2019-09-17

    申请号:CN201910168669.4

    申请日:2019-03-06

    Abstract: 提供具备能具有高迁移率和高可靠性的氧化物半导体TFT的半导体装置。半导体装置具备薄膜晶体管,薄膜晶体管的半导体层具有包括包含In、Ga、Zn及Sn的下部氧化物半导体层和配置于下部氧化物半导体层上且包含In、Ga及Zn的上部氧化物半导体层的层叠结构,下部氧化物半导体层的厚度是20nm以下,下部氧化物半导体层中的Sn相对于全部金属元素的原子数比是5%以上,上部氧化物半导体层不包含Sn,或者上部氧化物半导体层中的Sn相对于全部金属元素的原子数比小于下部氧化物半导体层中的Sn相对于全部金属元素的原子数比,下部氧化物半导体层的侧面与下表面之间的第1角度小于上部氧化物半导体层的侧面与下表面之间的第2角度。

Patent Agency Ranking