公开(公告)号：CN109427661A

公开(公告)日：2019-03-05

申请号：CN201811015011.1

申请日：2018-08-31

Applicant: 夏普株式会社

Inventor： 前田昌纪 ,  原义仁 ,  大东彻 ,  今井元 ,  北川英树 ,  伊藤俊克 ,  川崎达也

IPC: H01L21/77 ,  H01L23/544

Abstract: 缩小配置空间并且提高对准精度。阵列基板(10B)的制造方法具备：第1金属膜形成工序，通过形成第1金属膜(23)并对其进行图案化，形成具有包括开口的下层侧对准标记(39)的下层侧对准标记构成部(40)；第2金属膜成膜工序，形成第2金属膜(25)；光致抗蚀剂膜形成工序，通过形成光致抗蚀剂膜(41)并对其进行图案化，形成与下层侧对准标记的至少一部分重叠的下层侧对准标记重叠部(42)；蚀刻工序，通过选择性地蚀刻并除去第1金属膜(23)和第2金属膜中的与光致抗蚀剂膜的下层侧对准标记重叠部不重叠的部分，形成包括第2金属膜的上层侧对准标记(38)；以及光致抗蚀剂膜剥离工序，剥离光致抗蚀剂膜。

公开(公告)号：CN109698205B

公开(公告)日：2023-07-04

申请号：CN201811238583.6

申请日：2018-10-23

Applicant: 夏普株式会社

Inventor： 原义仁 ,  北川英树 ,  大东彻 ,  今井元 ,  前田昌纪 ,  川崎达也 ,  伊藤俊克

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362 ,  G02F1/1368

Abstract: 本发明的课题在于提供一种也可适用于大型液晶面板的有源矩阵基板。有源矩阵基板(100)具备源极总线及栅极总线、分别配置于各像素区域P的薄膜晶体管(10)及像素电极PE、隔着介电层配置于像素电极上的共用电极CE、以及在显示区域内配置于栅极金属层与源极金属层之间的旋涂玻璃层(23)，像素电极是由与薄膜晶体管的氧化物半导体层(7)相同的金属氧化物膜形成，旋涂玻璃层在各像素区域内的形成有薄膜晶体管的部分具有开口部(23p)，旋涂玻璃层位于源极总线SL与栅极总线GL交叉的交叉部Dsg的源极总线与栅极总线之间、且位于各像素区域内的像素电极PE的至少一部分与基板(1)之间。

公开(公告)号：CN109791949B

公开(公告)日：2022-02-25

申请号：CN201780059506.1

申请日：2017-09-21

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  今井元 ,  北川英树 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  原健吾 ,  大东彻 ,  伊藤俊克

IPC: H01L29/786 ,  C23C14/08 ,  C23C14/58 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/336 ,  H01L21/363

公开(公告)号：CN110494798A

公开(公告)日：2019-11-22

申请号：CN201880022067.1

申请日：2018-03-26

Applicant: 夏普株式会社

Inventor： 北川英树 ,  今井元 ,  伊藤俊克 ,  菊池哲郎 ,  铃木正彦 ,  上田辉幸 ,  原健吾 ,  西宫节治 ,  大东彻

IPC: G02F1/1368 ,  G09F9/30

Abstract: 提供一种既抑制像素缺陷的产生又高清晰的有源矩阵基板。其具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离(dc)为行方向上的子像素间距(dp)的0.15倍以上。

公开(公告)号：CN109891483A

公开(公告)日：2019-06-14

申请号：CN201780064648.7

申请日：2017-10-12

Applicant: 夏普株式会社

Inventor： 上田辉幸 ,  北川英树 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  菊池哲郎 ,  伊藤俊克 ,  原健吾

IPC: G09F9/30 ,  G02F1/1333 ,  G02F1/1368 ,  G09F9/00 ,  H01L29/786

Abstract: 有源矩阵基板(100A)具有：栅极金属层(15)，其具有Cu层(15b)/Ti层(15a)的2层结构；栅极金属层(15)上的第1绝缘层(16)；第1绝缘层(16)上的具有Cu层(18b)/Ti层(18a)的2层结构的源极金属层(18)；源极金属层(18)上的第2绝缘层(19)；导电层(25)，其形成在第2绝缘层(19)上，在第1绝缘层(16)的第1开口部(16a1)内与栅极金属层(15)接触，并且在第2绝缘层(19)的第2开口部(19a2)内与源极金属层(18)接触；以及第1透明导电层(21)，其形成在导电层(25)上，包含像素电极、共用电极以及辅助电容电极之中的任意一者，导电层(25)不包含像素电极、共用电极、辅助电容电极之中的任何一者，且不具有与栅极金属层(15)的Cu层(15b)接触的Ti层。

公开(公告)号：CN109791949A

公开(公告)日：2019-05-21

申请号：CN201780059506.1

申请日：2017-09-21

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  今井元 ,  北川英树 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  原健吾 ,  大东彻 ,  伊藤俊克

IPC: H01L29/786 ,  C23C14/08 ,  C23C14/58 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/336 ,  H01L21/363

Abstract: 半导体装置具备包含半导体层(7)、栅极电极(3)、栅极绝缘层(5)、源极电极(8)以及漏极电极(9)的薄膜晶体管(101)，半导体层(7)具有层叠结构，该层叠结构包含：第1氧化物半导体层(71)，其包含In和Zn，第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比；第2氧化物半导体层(72)，其包含In和Zn，第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于第2氧化物半导体层所包含的In相对于全部金属元素的原子数比；以及中间氧化物半导体层(70)，其配置在第1氧化物半导体层与第2氧化物半导体层之间，第1氧化物半导体层和第2氧化物半导体层是结晶质氧化物半导体层，中间氧化物半导体层是非晶质氧化物半导体层，第1氧化物半导体层(71)配置在比第2氧化物半导体层(72)靠栅极绝缘层(5)侧。

公开(公告)号：CN109791892A

公开(公告)日：2019-05-21

申请号：CN201780059470.7

申请日：2017-09-19

Applicant: 夏普株式会社

Inventor： 北川英树 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  伊藤俊克 ,  上田辉幸 ,  西宫节治 ,  原健吾

IPC: H01L21/336 ,  H01L51/50 ,  H05B33/02 ,  H05B33/06 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/28 ,  H01L21/768 ,  H01L23/522 ,  H01L27/32 ,  H01L29/786

CPC classification number: G02F1/1368 ,  G09F9/30 ,  H01L21/28 ,  H01L21/768 ,  H01L23/522 ,  H01L27/32 ,  H01L29/786 ,  H01L51/50 ,  H05B33/02 ,  H05B33/06

Abstract: 有源矩阵基板(100)的像素区域具备：薄膜晶体管(101)，其具有氧化物半导体层(7)；无机绝缘层(11)及有机绝缘层(12)，其覆盖薄膜晶体管；共用电极(15)；电介质层(17)，其主要包含氮化硅；以及像素电极(19)，无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，像素电极(10)在像素接触孔内与漏极电极(9)接触，像素接触孔包括分别形成于无机绝缘层(11)、有机绝缘层(12)以及电介质层(17)的第1开口部、第2开口部以及第3开口部，第1开口部的侧面与第2开口部的侧面对齐，第2开口部的侧面包含：第1部分(121)，其相对于基板按第1角度(θ1)倾斜；第2部分(122)，其位于第1部分的上方，按比第1角度大的第2角度(θ2)倾斜；以及交界(120)，其位于第1部分与第2部分之间，相对于基板的倾斜角度不连续地变化。

公开(公告)号：CN109698205A

公开(公告)日：2019-04-30

申请号：CN201811238583.6

申请日：2018-10-23

Applicant: 夏普株式会社

Inventor： 原义仁 ,  北川英树 ,  大东彻 ,  今井元 ,  前田昌纪 ,  川崎达也 ,  伊藤俊克

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362 ,  G02F1/1368

Abstract: 本发明的课题在于提供一种也可适用于大型液晶面板的有源矩阵基板。有源矩阵基板(100)具备源极总线及栅极总线、分别配置于各像素区域P的薄膜晶体管(10)及像素电极PE、隔着介电层配置于像素电极上的共用电极CE、以及在显示区域内配置于栅极金属层与源极金属层之间的旋涂玻璃层(23)，像素电极是由与薄膜晶体管的氧化物半导体层(7)相同的金属氧化物膜形成，旋涂玻璃层在各像素区域内的形成有薄膜晶体管的部分具有开口部(23p)，旋涂玻璃层位于源极总线SL与栅极总线GL交叉的交叉部Dsg的源极总线与栅极总线之间、且位于各像素区域内的像素电极PE的至少一部分与基板(1)之间。

公开(公告)号：CN109597234A

公开(公告)日：2019-04-09

申请号：CN201811139272.4

申请日：2018-09-28

Applicant: 夏普株式会社

Inventor： 北川英树 ,  大东彻 ,  今井元 ,  原义仁 ,  前田昌纪 ,  伊藤俊克 ,  川崎达也

IPC: G02F1/1333

Abstract: 一种显示面板，抑制位置检测配线与其它配线发生干扰的事态。其特征在于，具备：玻璃基板(31)；多个像素电极(33)，其设置于玻璃基板(31)；多个位置检测电极(48)，其设置于玻璃基板(31)，检测位置输入体的输入位置；多个TFT(32)，其在玻璃基板(31)中相比于像素电极(33)和位置检测电极(48)设置在下层，连接到多个像素电极(33)中的每一个像素电极(33)；位置检测配线(50)，其在玻璃基板(31)中相比于TFT(32)设置在下层，电连接到位置检测电极(48)；以及SOG膜(52)，其配置在位置检测配线(50)与TFT(32)之间。