-
-
公开(公告)号：CN101931411B
公开(公告)日：2014-08-27
申请号：CN201010207327.8
申请日：2010-06-17
Applicant: 夏普株式会社
CPC classification number: H04N5/378 , H03M1/0624 , H03M1/1225 , H03M1/123 , H03M1/20 , H03M1/56
Abstract: 本发明涉及AD转换装置、固态图像捕捉装置和电子信息设备。提供了用于将参考信号与模拟信号相比较并在参考信号与模拟信号匹配时输出相应数字值的根据本发明的A/D转换装置，该A/D转换装置包括格雷码计数器，其用于从参考时钟或参考时钟的反相时钟生成数字值，并使用格雷码，其中，数字值的最高有效位至第二最低有效位是格雷码计数器的计数值且数字值的最低有效位是从参考时钟或其反相时钟生成的且被定义为格雷码计数器的最低有效位。
-
公开(公告)号：CN100483542C
公开(公告)日：2009-04-29
申请号：CN200310120110.3
申请日：2003-12-05
Applicant: 夏普株式会社
Inventor： 森川佳直
CPC classification number: G11C13/003 , G11C11/15 , G11C11/16 , G11C11/5685 , G11C13/0007 , G11C2213/31 , G11C2213/72 , G11C2213/78 , G11C2213/79 , H01L27/2409 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/147
Abstract: 本发明的目的在于，不会伴随存储单元阵列整体面积的增加，即可降低存储单元的选择晶体管的通态电阻，达成存储单元的存储数据的读出操作的高速化及稳定操作。为此，具备多个根据电阻变化可以存储信息的可变电阻元件(2)；连接各可变电阻元件(2)的一端之间，由共同选择多个可变电阻元件(2)的MOSFET或二极管元件构成的选择元件(3)的一个电极与各可变电阻元件(2)的上述一端连接，构成存储单元(1)。
-
公开(公告)号：CN100419908C
公开(公告)日：2008-09-17
申请号：CN200410038651.6
申请日：2004-05-08
Applicant: 夏普株式会社
IPC: G11C11/34
CPC classification number: H01L21/28282 , G11C16/0475 , G11C16/0491 , H01L29/42332 , H01L29/7887 , H01L29/7923
Abstract: 一种用于驱动包含存储阵列的半导体存储器件的方法，此存储阵列具有多个排列成行和列的存储单元。各个存储单元包括经由栅绝缘膜形成在半导体层上的栅电极、排列在栅电极下方的沟道区、排列在沟道区二侧上且导电类型与沟道区相反的作为扩散区的源和漏、以及形成在栅电极二侧上且具有保持电荷的功能的存储功能单元。此方法包含下列步骤：选择一个连接到待要选择的存储单元的栅电极的行线；将连接到待要选择的存储单元的源的第一列线接地；以及将第一电位施加到第二列线，同时将第二电位施加到第三列线。
-
公开(公告)号：CN100356480C
公开(公告)日：2007-12-19
申请号：CN03127464.1
申请日：2003-08-07
Applicant: 夏普株式会社
Inventor： 森川佳直
Abstract: 一种用于读取存储在存储器单元中的信息的读取电路，该读取电路包括：电流源电路，用于向与存储器单元相连的位线提供电流；比较电路，用于将由电流源电路提供电流的位线的电位与参考电位相比较，从而输出存储在存储器单元中的信息；断开电路，用于在预定的条件下，将比较电路和存储器单元相互电断开；充电电路，用于对位线进行充电，当位线的电位超过预定的电位时，充电电路停止对位线的充电；以及放电电路，用于在位线的电位超过所述预定的电位时，对位线进行放电。
-
Patent Agency Ranking
公开(公告)号：CN1463078A
公开(公告)日：2003-12-24
申请号：CN03137860.9
申请日：2003-05-28
Applicant: 夏普株式会社
Inventor： 森川佳直
IPC: H03K19/00 , H03K19/0185
CPC classification number: H03K3/356113 , H03K3/012
Abstract: 本发明提供了一种用于将输入信号的电压变换为输出信号的电压的电压变换电路。该电路包括用于输出一个通过根据备用/操作控制信号倒置和延迟输入信号得到的操作信号，和具有与备用/操作控制信号相反的极性的反信号，或通过根据反信号相对于反信号延迟输入信号得到的备用信号的逻辑电路，和用于在接收到逻辑电路输出的操作信号或备用信号之前，根据输入信号和反相信号开始产生输出信号的电压输出电路。
-
公开(公告)号：CN1320755C
公开(公告)日：2007-06-06
申请号：CN03137860.9
申请日：2003-05-28
Applicant: 夏普株式会社
Inventor： 森川佳直
IPC: H03K19/00 , H03K19/0185
CPC classification number: H03K3/356113 , H03K3/012
Abstract: 本发明提供了一种用于将输入信号的电压变换为输出信号的电压的电压变换电路。该电路包括用于输出一个通过根据备用/操作控制信号倒置和延迟输入信号得到的操作信号，和具有与备用/操作控制信号相反的极性的反信号，或通过根据反信号相对于反信号延迟输入信号得到的备用信号的逻辑电路，和用于在接收到逻辑电路输出的操作信号或备用信号之前，根据输入信号和反相信号开始产生输出信号的电压输出电路。
-
公开(公告)号：CN1649026A
公开(公告)日：2005-08-03
申请号：CN200510006820.2
申请日：2005-01-28
Applicant: 夏普株式会社
IPC: G11C7/00 , G11C11/15 , H01L27/105
Abstract: 本发明具备列读出电压供给电路，对每一条列选择线，在读出选择时供给规定的第1电压，在读出非选择时供给与上述第1电压不同的第2电压，具备行读出电压供给电路，对每一条行选择线，在读出选择时供给第2电压，具备读出电路，在读出时，将流经被选择的行选择线的电流与流经非选择的行选择线的电流分离并进行检测，检测被选择的存储单元的电阻状态，具备列电压位移抑制电路，在读出时，对非选择的列选择线的每一条个别地抑制供给的电压电平的位移。
-
公开(公告)号：CN1551229A
公开(公告)日：2004-12-01
申请号：CN200410038651.6
申请日：2004-05-08
Applicant: 夏普株式会社
IPC: G11C11/34
CPC classification number: H01L21/28282 , G11C16/0475 , G11C16/0491 , H01L29/42332 , H01L29/7887 , H01L29/7923
Abstract: 一种用于驱动包含存储阵列的半导体存储器件的方法，此存储阵列具有多个排列成行和列的存储单元。各个存储单元包括经由栅绝缘膜形成在半导体层上的栅电极、排列在栅电极下方的沟道区、排列在沟道区二侧上且导电类型与沟道区相反的作为扩散区的源和漏、以及形成在栅电极二侧上且具有保持电荷的功能的存储功能单元。此方法包含下列步骤：选择一个连接到待要选择的存储单元的栅电极的行线；将连接到待要选择的存储单元的源的第一列线接地；以及将第一电位施加到第二列线，同时将第二电位施加到第三列线。
-
公开(公告)号：CN1505043A
公开(公告)日：2004-06-16
申请号：CN200310120110.3
申请日：2003-12-05
Applicant: 夏普株式会社
Inventor： 森川佳直
CPC classification number: G11C13/003 , G11C11/15 , G11C11/16 , G11C11/5685 , G11C13/0007 , G11C2213/31 , G11C2213/72 , G11C2213/78 , G11C2213/79 , H01L27/2409 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/147
Abstract: 本发明的目的在于，不会伴随存储单元阵列整体面积的增加，即可降低存储单元的选择晶体管的通态电阻，达成存储单元的存储数据的读出操作的高速化及稳定操作。为此，具备多个根据电阻变化可以存储信息的可变电阻元件(2)；连接各可变电阻元件(2)的一端之间，由共同选择多个可变电阻元件(2)的MOSFET或二极管元件构成的选择元件(3)的一个电极与各可变电阻元件(2)的上述一端连接，构成存储单元(1)。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.028 seconds)
