公开(公告)号：CN102483545A

公开(公告)日：2012-05-30

申请号：CN201080038252.3

申请日：2010-08-27

Applicant: 夏普株式会社

Inventor： 海瀬泰佳 ,  大上裕之

IPC: G02F1/1343 ,  G02F1/133 ,  G09G3/20 ,  G09G3/36

CPC classification number: G02F1/134336 ,  G02F2001/134318

Abstract: 本发明的液晶显示装置(100)包括：排列为多行和多列的矩阵状的多个像素电极(124)；对置电极(144)；和位于多个像素电极(124)与对置电极(144)之间的液晶层(160)。对置电极(144)具有多个分离对置电极(145)，多个分离对置电极(145)各自与邻接的2行各自的像素电极(124)的一部分重叠。或者，多个分离对置电极(145)各自也可以与对应的各行的像素电极(124)的整体重叠。

公开(公告)号：CN101636828B

公开(公告)日：2011-09-21

申请号：CN200880008589.2

申请日：2008-02-29

Applicant: 夏普株式会社

Inventor： 喜多诚 ,  中岛睦 ,  守屋由瑞 ,  海瀬泰佳

IPC: H01L21/336 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/20 ,  H01L21/322 ,  H01L29/786

CPC classification number: H01L27/12 ,  G02F1/13624 ,  G02F1/1368 ,  H01L27/1214 ,  H01L27/1277 ,  H01L29/78645 ,  H01L29/78696

Abstract: 本发明提供一种有源矩阵基板。在本发明的有源矩阵基板(100)中，令使以最短距离连接沟道区域(134)和吸杂区域(112)的线段投影在连接TFT(130)的沟道区域(134)和源极接触部的直线上的长度为d1，令从沟道区域(134)至源极接触部(132c)的长度为d2，令从沟道区域(134)至第一端部(110a)的长度为d3，令第一端部(110a)的长度为L1，令源极接触部(132c)的长度为A1，则满足d2＞d1和d2+A1/2＞d3+L1/2。

公开(公告)号：CN102112912A

公开(公告)日：2011-06-29

申请号：CN200980129876.3

申请日：2009-07-31

Applicant: 夏普株式会社

Inventor： 吉田裕志 ,  田坂泰俊 ,  海瀬泰佳

IPC: G02F1/1343 ,  G02F1/1333 ,  G02F1/1337

CPC classification number: G02F1/134309 ,  G02F1/133707 ,  G02F1/133753 ,  G02F1/136204 ,  G02F1/1393

Abstract: 提供一种能够防止像素电极间漏泄电流的发生的高画质的液晶显示装置。本发明的液晶显示装置，具有：第一基板(60)，其具有包括沿着第一方向相邻的第一像素(10a)和第二像素(10b)的多个像素(10)，且具有第一像素(10a)的第一电极(20a)和第二像素(10b)的第二电极(20b)；与第一基板(60)相对配置的第二基板(70)；和配置在两基板(60)和(70)之间的液晶层(80)，其中第一电极(20a)具有向第二像素(10b)延伸的多个第一枝部(30a)，第二电极(20b)具有向第一像素(10a)侧延伸的多个第二枝部(30b)，当沿着第一方向看时，多个第一枝部(30a)的端部的至少一部分面对多个第二枝部(30b)中的两个端部所夹的间隙。

公开(公告)号：CN101636827A

公开(公告)日：2010-01-27

申请号：CN200880008554.9

申请日：2008-02-29

Applicant: 夏普株式会社

Inventor： 守屋由瑞 ,  中岛睦 ,  海瀬泰佳 ,  喜多诚 ,  松木园广志 ,  伊藤良行

IPC: H01L21/336 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/20 ,  H01L21/322 ,  H01L29/786

CPC classification number: H01L27/12 ,  G02F1/13624 ,  G02F1/1368 ,  H01L27/1277 ,  H01L29/78645 ,  H01L29/78696

Abstract: 本发明提供一种有源矩阵基板。在本发明的有源矩阵基板(100)中，半导体层(110)具有与第一薄膜晶体管(130)的源极区域(132)相邻接的第一吸杂区域(112)；与第二薄膜晶体管(140)的漏极区域(146)相邻接的第二吸杂区域(114)；和第三吸杂区域(116)，其与薄膜晶体管元件(120)所包含的薄膜晶体管的源极区域和漏极区域中位于第一薄膜晶体管(130)的沟道区域(134)与第二薄膜晶体管(140)的沟道区域(144)之间的源极区域和漏极区域中的任一个相邻接。