非易失性半导体存储器
    11.
    发明公开

    公开(公告)号:CN1677572A

    公开(公告)日:2005-10-05

    申请号:CN200510060072.6

    申请日:2005-03-31

    CPC classification number: G11C8/08 G11C16/10 G11C16/30 G11C16/3454 G11C16/3459

    Abstract: 构成电压变换开关电路(17)的多个开关供给有多种电压,且被设置成与多个行解码器(2)相对应,以便于每一开关可以分别选择该多种电压中的任意一种并将其输出到相应的行解码器(2)。电压升压电路(7,8)通过升压电源电压来产生该多种电压。调整器电路(9)降低由电压升压电路(7,8)产生的多种电压中的至少一种以稳定电压值,并将最终的电压输出到每一开关。每一行解码器(2)通过利用从相应的开关输出的电压来选择存储单元。因此,能够减少编程/程序校验操作所需的时间同时减小功耗。

    总线选择装置以及具有该装置的半导体集成电路系统

    公开(公告)号:CN1292123A

    公开(公告)日:2001-04-18

    申请号:CN99803549.1

    申请日:1999-03-12

    CPC classification number: G06F13/4022 G06F13/16

    Abstract: 总线选择装置(3)与主芯片(1)单独设置。该总线选择装置(3)设置于实质上相对所述主芯片(1)和多个副芯片(2a~2c)等距离的位置上。所述主芯片(1)在发送接收命令或数据时,将表示所述多个芯片(1,2a~2c)之间的总线(B,Ba~Be)的连接信息信号输出给所述总线选择装置(3)。该总线选择装置(3)根据所述连接信息信号,对所述多个芯片之间的总线连接进行切换,进行选择。于是,所述多个芯片(1,2a~2c)之间的总线长度在各总线之间基本上相等,并且较短,可在多个芯片之间高速地传送数据。另外可减少主芯片所需要的管脚数量。

Patent Agency Ranking