-
公开(公告)号:CN1988041A
公开(公告)日:2007-06-27
申请号:CN200610170025.1
申请日:2006-12-22
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/0491 , G11C16/28
Abstract: 现有的虚地方式的存储装置中,在存储单元(参考单元)中获得差动式的读出判定操作中成为基准的特性时,由于通过与参考单元邻接的单元的漏泄电流在过程中产生偏差,所以难以实现稳定的读出。本发明公开了一种非挥发性半导体存储装置,对与参考单元邻接的存储单元,设置位线电位选择装置,用于对电荷累积侧的位线施加写入电位,对另一侧的位线施加接地电位。利用该结构对邻接单元进行写入操作,由于从参考单元到邻接单元的漏泄电流消失,因此能够将参考单元的原有特性作为基准侧特性,反映到读出操作中,能够实现稳定的读出。
-
公开(公告)号:CN1145892C
公开(公告)日:2004-04-14
申请号:CN99803549.1
申请日:1999-03-12
Applicant: 松下电器产业株式会社
CPC classification number: G06F13/4022 , G06F13/16
Abstract: 总线选择装置(3)与主芯片(1)单独设置。该总线选择装置(3)设置于实质上相对所述主芯片(1)和多个副芯片(2a~2c)等距离的位置上。所述主芯片(1)在发送接收命令或数据时,将表示所述多个芯片(1,2a~2c)之间的总线(B,Ba~Bc)的连接信息信号输出给所述总线选择装置(3)。该总线选择装置(3)根据所述连接信息信号,对所述多个芯片之间的总线连接进行切换,进行选择。于是,所述多个芯片(1,2a~2c)之间的总线长度在各总线之间基本上相等,并且较短,可在多个芯片之间高速地传送数据。另外可减少主芯片所需要的管脚数量。
-
公开(公告)号:CN1438649A
公开(公告)日:2003-08-27
申请号:CN03104429.8
申请日:2003-02-13
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/28 , G11C7/065 , G11C7/22 , G11C2207/2281
Abstract: 本发明公开了一种非易失性半导体存储器件及其数据读出方法,在使用了差动传感放大电路的动态传感传感方式的非易失性半导体存储器件中,即使让传感放大电路的起动时刻拖后,也能高精度地从存储单元中读出数据来。通过字线WL将存储单元1接到位线BL0上,同时通过基准用字线RWL将基准单元2接到互补位线BL1上,由传感放大器SA放大该位线BL0及互补位线BL1间的电位差,在从存储单元1中读出数据的时候,在刚开始读出那一数据的时候由预充电电路4将两条位线BL0、BL1都预充电到规定的电位上,在包括该预充电的那一段时间及其之后或者在预充电结束之后,由位线电流供给电路3向位线BL0及互补位线BL1提供等量的电流。
-
公开(公告)号:CN102782763A
公开(公告)日:2012-11-14
申请号:CN201080065188.8
申请日:2010-12-21
Applicant: 松下电器产业株式会社
IPC: G11C16/06
Abstract: 本发明是提供一种半导体存储装置。在该半导体存储装置中,调节器(201)的输出被连接至第一、第二开关(202)、(203)的输入,所述第一开关(202)的输出在第一模式时,与提供存储单元(207)的漏极电压的总线连接,所述第二开关(203)的输出在第二模式时,与提供存储单元(207)的栅极电压的总线连接。此外,与所述第二开关(203)并列设置有第四开关(204)。该第四开关(204)的输出侧与所述第二开关(203)的输出侧连接,并提供第一模式时的存储单元(207)的栅极电压。因此,通过一个调节器来兼用存储单元的漏极电压用调节器、和存储单元的栅极电压用调节器这两个调节器。
-
公开(公告)号:CN100520975C
公开(公告)日:2009-07-29
申请号:CN200510008175.8
申请日:2005-02-16
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/04
Abstract: 本发明提供一种既能抑制电路面积的增加,又能进行正确数据判定的非易失性半导体存储器件。多个存储单元连接在相互邻接的两条副位线间。行解码器(3)选择与读出对象的存储单元连接的字线。选择线选择电路(2)及列选择电路(5)包含同时且独立地实施选择操作的第一和第二选择部。第一选择部为了选择读出对象的存储单元,选择第一主位线对和选择线。第二选择部为了选择用于基准电压的读出的布线,选择不同于第一主位线对的第二主位线对和选择不同于读出对象的存储单元的扇区的选择线。
-
公开(公告)号:CN101238524A
公开(公告)日:2008-08-06
申请号:CN200680028987.1
申请日:2006-07-10
Applicant: 松下电器产业株式会社
Abstract: 本发明公开了一种电流或电压测量电路、读出电路、非易失性半导体存储器以及差动放大器。在由第一信号线(120a)和第二信号线(120b)构成的一对布线(120)中,将第一信号线(120a)和第二信号线(120b)设置成为彼此寄生电容基本相同。并且,利用一对布线(120)将被测量元件(1000)的两个输出端子和差动放大器(110)的输入端子连接起来。由此,包含在第一信号线(120a)和第二信号线(120b)中的噪声成为共模噪声,该噪声由于差动放大器(110)的差动放大而被抵消。
-
公开(公告)号:CN100401427C
公开(公告)日:2008-07-09
申请号:CN200510060072.6
申请日:2005-03-31
Applicant: 松下电器产业株式会社
CPC classification number: G11C8/08 , G11C16/10 , G11C16/30 , G11C16/3454 , G11C16/3459
Abstract: 构成电压变换开关电路(17)的多个开关供给有多种电压,且被设置成与多个行解码器(2)相对应,以便于每一开关可以分别选择该多种电压中的任意一种并将其输出到相应的行解码器(2)。电压升压电路(7,8)通过升压电源电压来产生该多种电压。调整器电路(9)降低由电压升压电路(7,8)产生的多种电压中的至少一种以稳定电压值,并将最终的电压输出到每一开关。每一行解码器(2)通过利用从相应的开关输出的电压来选择存储单元。因此,能够减少编程/程序校验操作所需的时间同时减小功耗。
-
公开(公告)号:CN1658330A
公开(公告)日:2005-08-24
申请号:CN200510008175.8
申请日:2005-02-16
Applicant: 松下电器产业株式会社
CPC classification number: G11C16/04
Abstract: 本发明提供一种既能抑制电路面积的增加,又能进行正确数据判定的非易失性半导体存储器件。多个存储单元连接在相互邻接的两条副位线间。行解码器(3)选择与读出对象的存储单元连接的字线。选择线选择电路(2)及列选择电路(5)包含同时且独立地实施选择操作的第一和第二选择部。第一选择部为了选择读出对象的存储单元,选择第一主位线对和选择线。第二选择部为了选择用于基准电压的读出的布线,选择不同于第一主位线对的第二主位线对和选择不同于读出对象的存储单元的扇区的选择线。
-
公开(公告)号:CN102782763B
公开(公告)日:2015-11-25
申请号:CN201080065188.8
申请日:2010-12-21
Applicant: 松下电器产业株式会社
IPC: G11C16/06
Abstract: 本发明是提供一种半导体存储装置。在该半导体存储装置中,调节器(201)的输出被连接至第一、第二开关(202)、(203)的输入,所述第一开关(202)的输出在第一模式时,与提供存储单元(207)的漏极电压的总线连接,所述第二开关(203)的输出在第二模式时,与提供存储单元(207)的栅极电压的总线连接。此外,与所述第二开关(203)并列设置有第四开关(204)。该第四开关(204)的输出侧与所述第二开关(203)的输出侧连接,并提供第一模式时的存储单元(207)的栅极电压。因此,通过一个调节器来兼用存储单元的漏极电压用调节器、和存储单元的栅极电压用调节器这两个调节器。
-
公开(公告)号:CN101667455A
公开(公告)日:2010-03-10
申请号:CN200910170641.0
申请日:2009-09-01
Applicant: 松下电器产业株式会社
Inventor: 圆山敬史
CPC classification number: G11C29/02 , G11C29/025 , G11C2029/1204
Abstract: 本发明提供一种半导体存储装置,其采取使主位线交叉的存储器阵列结构,存在以下类型:在监视初始短路故障的主位线漏电检查中,无法检测出短路故障。多个存储单元配置成矩阵状的存储单元区,被分割为多个区段(11、12),分别包含规定数量的行。沿列方向延伸的多个主位线(MBL0~MBL7)在区段(11、12)间在1处或多处交叉具有交叉区。而且,本半导体存储装置,在各区段(11、12)上构成为可以向相邻的主位线提供互不相同的电压。
-
-
-
-
-
-
-
-
-