公开(公告)号：CN101346882A

公开(公告)日：2009-01-14

申请号：CN200680049421.7

申请日：2006-10-25

Applicant: 松下电器产业株式会社

Inventor： 道正志郎 ,  曾川和昭 ,  山田祐嗣 ,  柳泽直志

IPC: H03L7/107 ,  H03L7/093

CPC classification number: H03L7/0898 ,  H03L7/093 ,  H03L7/099 ,  H03L7/0995 ,  H03L7/107 ,  H03L7/183 ,  H03L2207/06

Abstract: 本发明提供一种相位同步电路，常数决定部(90)决定从充电泵电路(30)输出的充电电流的大小、环路滤波器(40)的时间常数和电压控制振荡器(50)的增益的各常数，以使对于相位同步电路的输入频率的该相位同步电路的自然频率的比例常数和阻尼因数分别成为预定值，并根据该决定来输出各种控制信号。充电泵电路(30)、环路滤波器(40)和电压控制振荡器(50)按照从常数决定部(90)输出的控制信号来分别变更充电电流的大小、时间常数和增益。

公开(公告)号：CN1228920C

公开(公告)日：2005-11-23

申请号：CN03800669.3

申请日：2003-04-17

Applicant: 松下电器产业株式会社

Inventor： 曾川和昭 ,  铃木良一

IPC: H03L7/087 ,  H03L7/089 ,  H03L7/113

CPC classification number: H03L7/087 ,  H03L7/089 ,  H03L7/0891 ,  H03L7/0895 ,  H03L7/093 ,  H03L7/113

Abstract: 一种双环路PLL，具有频率比较环路和相位比较环路，在升降计数器(8)中，输入控制电路(30)在从频率比较器(7)接受了UP信号的情况下输出上次的加减运算值的2分之1的正值，在接受了DOWN信号的情况下输出上次的加减运算值的2分之1的负值。寄存器(33)存储计数值。加法运算器(31)对上述输入控制电路(30)的输出与寄存器(33)的输出进行加法运算。因而，升降计数器(8)以上次的加减运算值的2分之1的值进行上下计数，由于双环路PLL能进行2分探查方式的频率比较，故即使是输出频率高的情况，也能高效地进行频率比较，缩短了锁定时间。